专利名称：线性调频连续波雷达系统的制作方法
技术领域：
本实用 新型涉及雷达探测技术领域，具体为一种线性调频连续波雷达系统。
背景技术：
雷达技术不仅在军事上有着重要意义，在捕鱼业、采矿业等均有广泛应用，近年来在工业生产线的实时料位测定和汽车防撞系统上线性调频连续波雷达因其受外界干扰小、 测量精度高、操作方便，也日益受到重视。现有的属于无线电波的线性调频连续波雷达系统，为了加快处理速度采用了数字信号处理器(DSP)和可编程门阵列的双处理器(FPGA)。DSP是串行处理结构，擅长解决空间复杂度的问题，而FPGA是并行处理结构，适合解决时间复杂度高的问题。但是目前还没有一套成熟的算法用以解决DSP和FPGA的分配，也就无法达到FPGA和DSP的资源得以充分的利用。目前用于军事的无线电雷达，因无线电穿透力强，空气介质衰减小，故实时性好， 稳定性好，测速测距精度均大幅提高，但若用于汽车防撞系统等民用领域，需要解决后端的数字信号的高速处理，才能形成完善的实时测速、测距、控制、人机界面体系，另外还得做到体积小、成本低，才能推广使用。
实用新型内容本实用新型的目的是设计一种线性调频连续波雷达系统，采用数字信号处理器和可编程门阵列的双处理器结构，并设计了时空复杂率平均算法，充分利用和合理分配数字信号处理器和可编程门阵列，使系统高效率工作。本实用新型设计的线性调频连续波雷达系统包括线性调频连续波雷达信息处理平台，该信息处理平台包括数字信号处理器(DSP)和现场可编程门阵列(FPGA)连接组成的双处理器，数模转换器、下变频器、射频发射天线、模数转换器、上变频器、射频接收天线，射频接收天线接入下变频器，射频信号下变频为中频信号，下变频器的输出经模数转换器转为数字信号接入现场可编程门阵列的输入端，现场可编程门阵列的输出端经数模转换器转为模拟信号接入上变频器，上变频为射频信号接入射频发射天线。本实用新型的现场可编程门阵列含有数字下变频单元、数字上变频单元和信息处理算法单元，数字下变频单元的输入端与模数转换器相连接、输出端接入信息处理算法单元，将数字中频信号下变频为数字基带信号接入信息处理算法单元，数字上变频单元的输入端与信息处理算法单元的输出端相接、输出端接入数模转换器，将数字基带信号上变频为数字中频信号接入数模转换
ο现场可编程门阵列的信息处理算法单元中含有时空复杂率分配模块，接收的信息数据先进行时空复杂率平均算法，将各种雷达信号处理算法分割分配给现场可编程门阵列或数字信号处理器进行计算处理。数字信号处理器接有一个随机存储器(RAM)，现场可编程门阵列接有双随机存储器(双RAM)，用于数据暂存，以提高运算速度。现场可编程门阵列的双随机存储器作为高速乒乓缓存器，比单数据缓冲器数据吞吐量提高一倍，提高算法执行效率。 为了增强数据吞吐率，现场可编程门阵列配有串行接口和USB接口(通用串行总线接口)以及普通的I/O(输入输出)接口，还增加了 PCI总线(外部设备互连总线)接口以及光纤接口，这些的高速接口保证了实时数据的连续性。现场可编程门阵列内可嵌入软核处理器NIOS II，NIOS II可用作备用CPU，增强 FPGA接口功能，如利用NIOS II制作嵌入式人机交互界面等。现场可编程门阵列连接上位机，上位机接有人机界面。现场可编程门阵列经所述 PCI总线连接微型计算机或者现场可编程门阵列安装有嵌入式处理器，微型计算机或者嵌入式处理器连接人机界面，还有串行接口、USB接口和光纤接口。微型计算机或者嵌入式处理器可连接报警装置和/或自动控制装置等。现场可编程门阵列还接有复杂可编程逻辑器件(CPLD)，用于系统加密。本实用新型设计的线性调频连续波雷达系统的连续波雷达信息处理平台发射线性连续波并接收其回波，雷达信息处理平台对发射波的强度、周期，回波的强度、周期、接收时间，本雷达运动速度和位置等实时数据进行雷达信号算法的计算处理，雷达信号算法包括雷达测距算法、多普勒测速算法、脉冲压缩算法、目标配对算法、恒虚警处理算法、匹配滤波器算法、镜像对消算法等，得到前方目标的位置和速度的实时数据，有关前方目标的实时数据送入上位机在人机界面显示前方实时画面，为操作员提供辅助信息，当前方目标的速度和与设定点的距离达到警戒值时，还可启动报警装置或自动控制装置。本雷达信息处理平台采用时空复杂率分配方法将处理雷达信号的各种算法分别送给数字信号处理器和现场可编程门阵列完成，以充分利用双处理器。时间复杂度是度量算法执行的时间长短；而空间复杂度是度量算法所需存储空间的大小。时空复杂率分配方法以处理雷达信号的某算法A的时间复杂度和空间复杂度的比值Q为时空复杂率，按算法的Q值大小来确定该算法A选用数字信号处理器或现场可编程门阵列处理。本实用新型线性调频连续波雷达系统的优点为1、采用数字信号处理器和现场可编程门阵列双处理器结构，且按时空复杂率合理地将雷达信号的处理算法分配给二者，充分利用FPGA和DSP的优势，系统工作流畅、效率高；2、配有上位机，形成完善的实时测速、测距、控制、人机界面体系，人机界面实时反映前方图像、辅助操作，且可在紧急时刻报警或启动控制装置以保安全；3、现场可编程门阵列的双随机存储器作为高速乒乓缓存器，比单数据缓冲器数据吞吐量提高一倍，提高算法执行效率；4、现场可编程门阵列配有串行接口和 USB接口，还有PCI总线接口以及光纤接口，增强数据吞吐率，保证了实时数据的连续性；5、 采用双处理器结构的雷达硬件平台，满足了数据吞吐和通用性的双重要求，在保证安全和精度的条件下降低成本；6、上位机同时能采用FPGA嵌入NIOS II软核处理器作为嵌入式人机界面，在保证PC上位机多种功能特性的前提下，增加了便携式低功耗界面系统。
图1为本线性调频连续波雷达系统实施例结构示意图。
具体实施方式
本线性调频连续波雷达系统实施例如图1所示，包括线性调频连续波雷达信息处理平台，该信息处理平台包括数字信号处理器(DSP)和现场可编程门阵列(FPGA)连接组成的双处理器，射频接收天线经下变频器、模数转换器(A/D)接入现场可编程门阵列的输入端，现场可编程门阵列的输出端经数模转换器(D/A)、上变频器接射频发射天线。本例现场可编程门阵列含有数字下变频单元DDC、数字上变频单元DUC和信息处理算法单元，数字下变频单元的输入端与模数转换器相连接、输出端接入信息处理算法单元，数字上变频单元的输入端与信息处理算法单元的输出端相接、输出端接入数模转换器。所述现场可编程门阵列的信息处理算法单元中含有时空复杂率分配模块，接收的信息数据先进行时空复杂率平均算法，将各种雷达信号处理算法分割分配给现场可编程门阵列或数字信号处理器进行计算处理。数字信号处理器接有一个随机存储器(RAM)，现场可编程门阵列接有双随机存储器(RAM1\RAM2)。现场可编程门阵列配有串行接口、USB接口、普通的I/O接口，以及PCI总线接口以及光纤接口。现场可编程门阵列嵌入软核处理器MOS II。本例的现场可编程门阵列经PCI总线连接微型计算机作为上位机，上位机接有人机界面和报警装置、自动控制装置。现场可编程门阵列还接有复杂可编程逻辑器件(CPLD)，用于系统加密。上述实施例，仅为对本实用新型的目的、技术方案和有益效果进一步详细说明的具体个例，本实用新型并非限定于此。凡在本实用新型的公开的范围之内所做的任何修改、 等同替换、改进等，均包含在本实用新型的保护范围之内。
权利要求1.线性调频连续波雷达系统，包括线性调频连续波雷达信息处理平台，该信息处理平台包括数字信号处理器和现场可编程门阵列连接组成的双处理器，数模转换器、下变频器、 射频发射天线、模数转换器、上变频器、射频接收天线，射频接收天线接入下变频器，下变频器的输出经模数转换器接入现场可编程门阵列的输入端，现场可编程门阵列的输出端经数模转换器接入上变频器，再接入射频发射天线；其特征在于所述现场可编程门阵列含有数字下变频单元、数字上变频单元和信息处理算法单元， 数字下变频单元的输入端与模数转换器相连接、输出端接入信息处理算法单元，数字上变频单元的输入端与信息处理算法单元的输出端相接、输出端接入数模转换器； 所述现场可编程门阵列的信息处理算法单元中含有时空复杂率分配模块； 所述现场可编程门阵列经所述PCI总线连接微型计算机或者现场可编程门阵列安装有嵌入式处理器，微型计算机或者嵌入式处理器作为上位机连接人机界面，还连接报警装置和/或自动控制装置。
专利摘要本实用新型为线性调频连续波雷达系统，本雷达系统的信息处理平台包括DSP和FPGA双处理器，FPGA的信息处理算法单元中含有时空复杂率分配模块。DSP有一个RAM，FPGA有双RAM，提高运算速度。FPGA配有串口、USB、I/O、PCI总线及光纤接口。FPGA可嵌入NIOS II。FPGA连接有人机界面的上位机，上位机可连接报警装置和/或自动控制装置等。本系统的信息处理平台对实时数据计算处理，得到前方目标的位置和速度的实时数据，在人机界面显示。时空复杂率分配模块根据处理雷达信号算法的时空复杂率Q将各种算法分别送给FPGA和DSP完成，充分利用二者的优势，工作流畅、效率高，实时反映目标图像，辅助操作，可保安全。
文档编号G01S13/00GK202217051SQ201120226380
公开日2012年5月9日 申请日期2011年6月30日 优先权日2011年6月30日
发明者林和昀, 柴林峰, 梁漫, 沈翰宁, 蒋留兵, 车俐 申请人:桂林电子科技大学