专利名称：低电压检测电路的制作方法
技术领域：
本发明涉及检测出电源电压的低电压状态并输出复位信号的低电压检测电路，尤其涉及能有效地用于在解除时间隔预定的延迟时间使复位信号变化为解除状态的、带延迟的低电压检测电路的技术。
背景技术：
在由IC (半导体集成电路)构成的系统中，当电源电压降低时IC有可能进行误动作，所以进行了如下等对策设有检测出电源电压的低电压状态并输出用于使系统复位的信号的低电压检测电路，从而使IC的动作停止。如图5所示，现有的一般的带延迟的低电压检测电路中，通过比较器13将由电阻Rl、R2对电源电压VDD分压后的电压与基准电压Vref进行比较，当电源电压VDD为预定电位以下时使晶体管M4导通来降低节点NI的电位，通过比较器CMP判别出这一情况并使输出晶体管MO导通，使输出电压Vout为低电平(复位状态)。此外，当电源电压VDD为预定电位以上时使晶体管M4截止，通过比较器CMP使输出晶体管MO截止，使输出电压Vout为高电平(解除状态)。然后，当使该输出晶体管MO截止时，在由电阻Rd和连接到外部端子CD的电容器的时间常数所决定的预定延迟时间以后使输出变化，由此，IC能够在电源电压稳定的状态下开始工作。但是，在图5所示的带延迟的低电压检测电路中，存在由于电阻Rd的波动或温度特定导致延迟时间波动这样的缺点。因此，如下这样的带延迟的低电压检测电路得以实际应用代替电阻Rd而设有恒定电流电路，该恒定电流电路具有恒定电流源和将该恒定电流源的电流折回的电流反射镜电路，通过恒定电流电路对连接到外部端子的电容器进行充电，由此能够设定不容易受到元件的波动或温度特性的影响的延迟时间(例如参照专利文献I)。专利文献1:日本特开平09-116401号公报在如专利文献I所提出的发明的、使用了电流反射镜电路的低电压检测电路中，由于在电流反射镜电路的恒定电流源中始终持续流过电流，所以存在增加耗电这样的不良情况。因此，如图6所示，考虑了如下抑制耗电的技术与恒定电流源CI2串联地设有开关SWl，通过比较器13的输出使该开关SWl、2导通、截止。此外，在图6中，使用MOSFET作为构成电路的晶体管，并且虽然没有人工复位的功能，但基本结构与专利文献I相同。然而，在图6所示的低电压检测电路中可以是在电源电压VDD为预定电位以下的期间开关SWl被断开、在恒定电流源CI2中不流过电流。但是，在电源电压VDD为预定电位以上、预定延迟时间以后输出晶体管MO被导通以后，开关SWl还是持续被接通，所以存在会在恒定电流元CI2中在比较长时间里流过电流、因而无法充分地抑制耗电的问题。
发明内容
本发明是在上述背景下提出的发明，其目的在于在通过恒定电流对电容器充电由此能够设定不受元件波动或温度特性的影响的延迟时间的、带延迟的低电压检测电路中，在电源电压为预定电位以上、在预定时间后输出为解除状态以后，不流过恒定电流源的电流，从而能够抑制耗电。为了达到上述目的，本发明的低电压检测电路，具有电压比较电路，其将与检测对象电压成比例的电压和预定的基准电压进行比较；用于输出检测结果的输出级；电流电路，其具备恒定电流源，并以恒定电流对电容器充电，由此获得预定的延迟时间；以及判定电路，其判定所述电容器的充电电位达到了预定的电位，当通过所述电压比较电路检测出检测对象电压为预定的电压值以下时，立即使所述输出级的输出状态变化，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，在基于所述电流电路的延迟时间以后，使所述输出级的输出状态变化，当通过所述电压比较电路检测出检测对象电压为预定的电压值以下时，使所述电流电路为切断所述恒定电流源的电流的状态，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，使所述电流电路为流过所述恒定电流源的电流的状态，从而开始对所述电容器充电并在所述延迟时间以后，通过来自所述判定电路的控制信号切断在所述恒定电流源中流过的电流。通过上述方式，在检测出检测对象电压为预定的电压值以上时、以恒定电流对电容器充电由此获得预定的延迟时间的电流电路的延迟时间以后、使输出状态变化的低电压检测电路中，在检测出低电压以后、在经过预定延迟时间输出状态发生了变化以后，在恒定电流源中流过的电流被切断，所以能够降低电流电路的耗电。此外，优选的是，所述电流电路具备基于所述电压比较电路的输出而被控制的、能够使在所述恒定电流源中流过的电流导通或者切断的开关单元；与所述恒定电流源串联连接的第一晶体管(M2)；以与所述第一晶体管构成电流反射镜电路的方式连接的、流过与在所述恒定电流源中流过的电流成比例的电流的第二晶体管(M3 );与所述第二晶体管串联连接的第三晶体管(M4);以及与所述第二晶体管并联连接的第四晶体管(M5)，当通过所述电压比较电路检测出检测对象电压成为了预定的电压值以下时，在所述开关单元为电流切断状态下使所述第三晶体管为导通状态(M4)、使所述第四晶体管(M5)为截止状态，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，在所述开关单元为电流导通状态下使所述第三晶体管(M4)为截止状态、所述电流电路开始对所述电容器充电、在所述延迟时间以后从所述判定电路输出控制信号并切断在所述恒定电流源中流过的电流，并且使所述第四晶体管(M5)为导通状态。由此，在检测出低电压以后、经过预定延迟时间输出状态发生了变化以后，在恒定电流源中流过的电流被切断，从而能够降低电流电路的耗电，并且，与构成电流反射镜电路的第二晶体管并联连接的第四晶体管在恒定电流源中流过的电流被切断时为导通状态，所以通过在恒定电流源中流过的电流被切断能够防止电流电路内的节点电位不稳定导致后级的判定电路进行误动作。进而，优选的是，所述电流电路具备以与所述恒定电流源串联方式设置的第二开关单元，根据所述电压比较电路的输出对所述开关单元进行接通、断开控制，根据来自所述判定电路的信号，对所述第二开关单元和所述第四晶体管进行接通、断开控制。由此，仅通过追加设置与恒定电流源串联的第二开关单元，能够在检测出低电压以后、经过预定延迟时间输出状态发生了变化以后，容易地切断在恒定电流源中流过的电流。或者，还可以设有逻辑电路，其根据所述电压比较电路的输出和来自所述判定电路的信号，生成对所述开关单元进行接通、断开控制的信号。由此，当实现在检测出低电压以后经过预定延迟时间输出状态发生了变化以后切断在恒定电流源中流过的电流的电路时，能够减少在含有电流电路的恒定电流源的电流路径中纵向堆积的晶体管的数量，能够扩大低电压检测电路的工作电压范围(尤其是下限电压)。进而，优选的是，所述判定电路具备以所述电容器的充电电位为输入的反相器；以及将所述电容器的充电电位或者与其对应的信号输入置位端子、将所述反相器的输出信号输入复位端子的触发器，通过所述触发器的正相侧输出来控制所述输出级，根据所述触发器的逆相侧输出来对所述第四晶体管(M5)进行导通、截止控制。由此，能够避免由噪声导致输出变动这样的不良情况，并且在使用比较器作为判定单元时能够以较小的电路规模实现判定电路。通过本发明能够实现以下有益效果在通过以恒定电流对电容器充电由此能够设定不受元件的波动或温度特性的影响的延迟时间的、带延迟的低电压检测电路中，在电源电压为预定电位以上、在预定时间以后输出成为了解除状态以后，使恒定电流源不流过电流，从而能够抑制耗电。
图1是表示本发明涉及的低电压检测电路(复位IC)的一个实施例的电路结构图。图2是表示图1的实施例的低电压检测电路的变形例的电路结构图。图3是表示图1的低电压检测电路中各部分的电压、信号的变化以及恒定电流电路的耗电的变化情况的时序图。图4是表示图2的低电压检测电路中主要部分的电压、信号的变化情况的时序图。图5是表示现有类型的带延迟的低电压检测电路的一个例子的电流结构图。图6是表示现有类型的带延迟的低电压检测电路中实现低耗电化技术的例子的电路结构图。符号说明10低电压检测电路11基准电压电路12电阻分压电路
13比较器(电压比较电路)14恒定电流电路15判定电路MO输出晶体管M2、M3电流反射镜用的晶体管
具体实施例方式以下，根据附图对本发明的优选实施方式进行说明。图1表示应用了本发明的带延迟的低电压检测电路(以下简写为低电压检测电路)的一个实施方式。此外，并不是进行特别限定，但图1中构成以点划线包围的部分电路的元件，形成在一个半导体芯片上，构成为半导体集成电路(复位1C)。在本实施方式中的低电压检测电路10即复位IC中设有施加来自未图示的直流电压源的直流电压VDD的电压输入端子IN;施加接地电位的接地端子GND ;用于向外部输出复位信号的输出端子OUT ;以及用于连接外设电容器的外部端子CD。此外，低电压检测电路10中还设有用于产生基准电压Vref的基准电压电路11 ；使该基准电压电路11中流过恒定电流的电流源CIl ;由在上述电压输入端子IN与接地端子GND之间串联连接而成的电阻Rl、R2、R3构成的、对直流电压VDD进行分压的电阻分压电路12 ;将分压后的电压与基准电压Vref进行比较的、作为电压比较电路的比较器13 ;将漏极端子连接到输出端子OUT的、漏极开路(open drain)的输出晶体管MO ;对连接到外部端子CD的电容器充电的恒定电流电路14;检测电容器的充电电压，并对上述输出晶体管MO进行导通、截止控制的判定电路15。上述输出晶体管MO由N沟道MOSFET (绝缘栅极型场效应晶体管以下称为MOS晶体管)构成，上拉(pull up)电阻(省略图示)与输出端子OUT连接，由此对应输出晶体管MO的导通/截止状态生成高电平或低电平的信号(复位信号)，并将其传达给构成系统的IC的复位端子等。具体来讲，当直流电压VDD低于预定电位时输出低电平的信号，当直流电压VDD高于预定电位时输出高电平(解除电平)的信号。然后，自检测到直流电压VDD从低于预定电位的电位变化到高于预定电位的电位起经过预定延迟时间以后，使输出信号从低电平变换为高电平。基准电压电路11通过由齐纳二极管构成的恒定电压电路，或者，作为恒定电流源工作的将耗尽型MOS晶体管和增强型MOS晶体管串联连接而成的基准电压产生电路等构成。关于构成电阻分压电路12的电阻Rl、R2、R3中的R3，与其并联地连接有N沟道MOS晶体管M1，该MOS晶体管Ml用于提供滞后(hysteresis)，以使不至于由电压VDD的微小变动导致比较器13进行误动作。关于比较器13，其反相输入端子被输入来自基准电压电路12的基准电压Vref，其非反相输入端子被输入由电阻分压电路12分压后的电压。在电压VDD成为了预定电位时，设定基准电压Vref的值和电阻分压电路12的分压比，以使比较器13的输出变化。恒定电流电路14由以下部分构成恒定电流源CI2以及与其串联连接的一对开关SW1、SW2 ;以沟道与这些元件构成串联的方式连接的、源极端子与电压输入端子IN连接的P沟道MOS晶体管M2 ;与该晶体管M2之间将栅极端子彼此共同连接的、同为P沟道的MOS晶体管M3 ；以及与该MOS晶体管M3串联连接的、N沟道MOS晶体管M4。并且，上述MOS晶体管M3的漏极端子与所述外部端子⑶连接，在MOS晶体管M4的栅极端子上施加将所述比较器13的输出翻转的反相器INVl的输出信号。这里，从低耗电化的观点出发，优选恒定电流元CI2流出的电流尽可能小的电流源。开关SWl可以通过P沟道MOS晶体管构成，此外开关SW2可以通过N沟道MOS晶体管构成。在本实施例中，上述晶体管M214中的晶体管M2其栅极端子与漏极端子结合，作为电压-电流变换元件发挥功能，并且M2和M3的栅极端子彼此共同连接，由此M2和M3作为流过与其大小比对应的电流的电流反射镜电路而工作。晶体管M2的大小被设定为为流过恒定电流源CI2的电流而足够大的大小，将晶体管M2与M3的大小比设定为使由在M3中流过的漏极电流和连接到外部端子CD的电容器的容量值而决定的时间常数即电路的延迟时间，为预定的延迟时间。进而，在本实施例的恒定电流电路14中，与构成电流反射镜的MOS晶体管M3并联地设有P沟道MOS晶体管M5。并且，在该MOS晶体管M5和M3的共同漏极端子(与外部端子⑶连接的节点NI)上，连接构成判定电路15的反相器INV2的输入端子，将来自判定电路15的控制信号施加到所述MOS晶体管M5的栅极端子。判定电路15由以下部分构成反相器INV2 ;将该反相器INV2的输出信号输入到置位端子的RS触发器FFl ;将该触发器FFl的正相侧输出Q翻转，供给到所述输出晶体管MO的栅极端子的反相器INV3。并且，将触发器FFl的逆相侧输出/Q施加到上述MOS晶体管M5的栅极端子和开关SW2的控制端子。此外，还可以使用比较器来代替反相器INV2。设有RS触发器FFl是为了防止在反相器INV2的输出上附着噪声使得输出晶体管MO反复导通、截止导致的振动(chattering),也可以将其省略。接下来，使用图3对如上构成的低电压检测电路10的动作进行说明。在图1的低电压检测电路10中，检测出低电压时即在电压输入端子IN上施加的电压VDD成为低于预定电位时(图3 (a)的时刻tl)，如图3 (b)所示比较器13的输出CMP变化为低电平，恒定电流电路14的开关SWl断开，所以在恒定电流电路14中不流过电流。此外，此时如图3所示反相器INVl的输出B变化为高电平，使晶体管M4为导通状态，所以释放与外部端子CD连接的电容器的电荷，如图3 (d)所示，节点NI的电位Vc向接地电位(低电平)变化。然后，当节点NI的电位Vc为反相器INV2的逻辑阈值以下时，通过反相器INV2使触发器Fl为复位状态。因此，如图3 (e)所示，触发器FFl的正相侧输出Q为低电平，通过反相器INV3使输出晶体管MO为导通状态，输出端子OUT的电位Vout为低电平(复位状态)。此外，如图3(f)所示，触发器FFl的逆相侧输出/Q为高电平，开关SW2为接通状态，使MOS晶体管M5为截止状态。由此，能够防止贯通电流通过MOS晶体管M5、M4进行流动，节点NI的电位Vc下降到接地电位。接下来，当施加到电压输入端子IN的电压VDD成为了比预定的电位高的电压时(图3 (a)的时刻t2)，如图3 (b)所示，比较器13的输出变化成高电平，使恒定电流电路14的开关SWl接通。此时，如上所述开关SW2为导通状态，所以恒定电流元IC2的电流12流到接地点。此外，通过使比较器13的输出翻转的反相器INVl使MOS晶体管M4为截止状态，因此以通过M2、M3的电流反射镜复制后的电流开始对连接到外部端子CD的电容器充电。然后，从比较器13的输出变化到高电平的时刻(图3的时刻t2)起，经过了由MOS晶体管M3的电流值和电容器的电容值的时间常数决定的预定延迟时间Td以后(图3的时刻t3)，如图3(d)所示，节点NI的电位Vc超过反相器INV2和触发器FFl的逻辑阈值VLT，如图3 (e)所示，FFl的正相侧输出Q变化为高电平。由此，使输出晶体管MO为导通状态，所以输出端子OUT的电位变化为高电平(复位解除状态)。此外，此时如图3 (f)所示，触发器FFl的逆相侧输出/Q为低电平，使开关SW2为截止状态，因此即使开关SWl导通，也不会在恒定电流电路14中流过电流。图3 (g)表示在整个恒定电流电路14中流过的电流Ic的变化。在没有设置开关SW2的低耗电型的低电压检测电路(图6)中，在开关SWl接通的期间Tl、T2中，如图3 (g)虚线所示，流过了恒定电流源CI2的电流12大小的电流(数百nA)。相反，在本实施例的低电压检测电路(图1)中，在期间T1、T2中的Td以外期间，使开关SW2为断开状态，所以如图3 (g)实线所示，恒定电流电路14几乎不流过电流，实现了低耗电化。此外，使开关SW2断开从而在恒定电流电路14中切断电流，会导致在没有MOS晶体管M5的电路中节点NI的电位不稳定，而本实施例(图1)的低电压检测电路中，时刻t3以后通过触发器FFl的逆相侧输出/Q (低电平)使MOS晶体管M5为导通状态，所以节点NI的电位成为施加到电压输入端子IN的电压VDD，触发器FFl的置位侧输入电位维持为高电平状态。因此，触发器FFl的正相侧输出Q稳定为高电平，能够避免由于设有开关SW2而产生的、节点NI的电位不稳定这样的不良情况。图2表示上述实施方式的低电压检测电路10的变形例。该变形例为如下结构从图1的恒定电流电路14中省略开关SW2而设有以比较器13的输出和判定电路15的触发器FFl的逆相侧输出/Q为输入的逻辑电路16，通过逻辑电路16的输出对开关SWl进行接通、断开控制。该变形例的逻辑电路16可以具有输出在接通图1的开关SWl的时刻接通开关SW1、在断开开关SW2的时刻断开开关SWl这样的信号的逻辑，由此能够进行与图1的电路完全相同的动作。图4表示逻辑电路16的输入信号即比较器13的输出CMP以及触发器FFl的逆相侦_出/Q的变化、与逻辑电路16的输出信号L-OUT的变化之间的关系。根据图4可知逻辑电路16可以具有如下逻辑比较器13的输出CMP以及触发器FFl的逆相侧输出/Q —起仅在高电平期间输出高电平。该逻辑电路例如能够通过AND门电路来实现。通过成为图2所示的结构，可以使含有恒定电流电路14的恒定电流源CI2的电流路径中纵向堆积的晶体管数量少于图1中的数量。由此，具有能够扩大低电压检测电路的工作电压范围(尤其是下限电压)这样的优点。以上根据实施方式对本发明者做出的发明进行了具体说明，但本发明并不局限于上述实施方式。例如上述实施方式中示出了使用MOS晶体管作为构成电路的晶体管，但本发明也能适用于使用了双极性晶体管代替MOS晶体管的电路。另外，在上述实施方式中示出了使用漏极开路的MOS晶体管作为输出级的情况，但也可以是其它形式例如使用CMOS反相器的情况。进而，在图1的实施例中，通过触发器FFl的逆相侧输出/Q来对与恒定电流源CI2串联设置的开关SW2进行接通、断开控制，但也可以通过驱动输出晶体管MO的反相器INV3的输出来进行接通、断开控制。此外，在上述实施方式中，设有用于对比较器13给予滞后的MOS晶体管M1，但也可以使用具有滞后特性的元件作为比较器13来代替设置Ml。进而，在以上说明中以将本发明应用于输出表示检测到电源电压的低电压状态的信号的复位IC为例进行了说明，但本发明并不局限于此，本发明可以更广泛地用于内置有低电压检测电路的IC中。
权利要求
1.一种低电压检测电路，具有:电压比较电路，其将与检测对象电压成比例的电压和预定的基准电压进行比较；用于输出检测结果的输出级；电流电路，其具备恒定电流源，并以恒定电流对电容器充电，由此获得预定的延迟时间；以及判定电路，其判定所述电容器的充电电位达到了预定的电位，当通过所述电压比较电路检测出检测对象电压为预定的电压值以下时，立即使所述输出级的输出状态变化，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，在基于所述电流电路的延迟时间以后，使所述输出级的输出状态变化，所述低电压检测电路的特征在于，当通过所述电压比较电路检测出检测对象电压为预定的电压值以下时，使所述电流电路为切断所述恒定电流源的电流的状态，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，使所述电流电路为流过所述恒定电流源的电流的状态，从而开始对所述电容器充电并在所述延迟时间以后，通过来自所述判定电路的控制信号切断在所述恒定电流源中流过的电流。
2.根据权利要求1所述的低电压检测电路，其特征在于，所述电流电路具备:基于所述电压比较电路的输出而被控制的、能够使在所述恒定电流源中流过的电流导通或者切断的开关单元；与所述恒定电流源串联连接的第一晶体管；以与所述第一晶体管构成电流反射镜电路的方式连接的、流过与在所述恒定电流源中流过的电流成比例的电流的第二晶体管；与所述第二晶体管串联连接的第三晶体管；以及与所述第二晶体管并联连接的第四晶体管，当通过所述电压比较电路检测出检测对象电压成为了预定的电压值以下时，在所述开关单元为电流切断状态下使所述第三晶体管为导通状态、使所述第四晶体管为截止状态，当通过所述电压比较电路检测出检测对象电压为预定的电压值以上时，在所述开关单元为电流导通状态下使所述第三晶体管为截止状态、所述电流电路开始对所述电容器充电、在所述延迟时间以后从所述判定电路输出控制信号并切断在所述恒定电流源中流过的电流，并且使所述第四晶体管为导通状态。
3.根据权利要求2所述的低电压检测电路，其特征在于，设有逻辑电路，其根据所述电压比较电路的输出和来自所述判定电路的信号，生成对所述开关单元进行接通、断开控制的信号。
4.根据权利要求2所述的低电压检测电路，其特征在于，所述电流电路具备以与所述恒定电流源串联方式设置的第二开关单元，根据所述电压比较电路的输出对所述开关单元进行接通、断开控制，根据来自所述判定电路的信号，对所述第二开关单元和所述第四晶体管进行接通、断开控制。
5.根据权利要求3或4所述的低电压检测电路，其特征在于， 所述判定电路具备:以所述电容器的充电电位为输入的反相器；以及将所述电容器的充电电位或者与其对应的信号输入置位端子、将所述反相器的输出信号输入复位端子的触发器，通过所述触发器的正相侧输出来控制所述输出级，根据所述触发器的逆 相侧输出来对所述第四晶体管进行导通、截止控制。
全文摘要
本发明实现一种带延迟的低电压检测电路，其能在电源电压为预定的电位以上、在预定时间以后输出为解除状态以后，通过不流过恒定电流源的电流来抑制耗电。当通过电压比较电路检测出检测对象电压为预定的电压值以下时立即使输出级的输出状态变化、当为预定的电压值以上时在由电流电路决定的延迟时间以后使输出状态变化的低电压检测电路中，当通过电压比较电路检测出检测对象电压为预定的电压值以下时使电流电路为切断恒定电流源的电流的状态，当通过电压比较电路检测出检测对象电压为预定的电压值以上时使电流电路为流过恒定电流源的电流的状态，从而电流电路开始对电容器充电并在预定延迟时间以后，切断在恒定电流源中流过的电流。
文档编号G01R19/00GK103076483SQ20121041422
公开日2013年5月1日 申请日期2012年10月25日 优先权日2011年10月25日
发明者寺田明广, 牧慎一朗 申请人:三美电机株式会社