专利名称：一种电容失配检测电路及方法
技术领域：
本发明涉及集成电路领域，特别涉及一种集成电路中电容器件失配特性的检测电路及检测方法。
背景技术：
在集成电路芯片中电容作为关键器件被广泛使用，电容失配是指在集成电路加工中，因为工艺的系统误差或随机误差造成的相同版图的两个电容，其电容值不一样的现象， 通常将一对电容的偏差称为电容失配(mismatch)。电容失配对很多电路的精度会有严重影响，特别是一些1 拟电路，闻精度的数1 和1 数转换电路和开关电路等。电容失配检测成为必须。随着工艺的发展，芯片面积越来越小，而电容通常也越做越小，各种高介电常数介质材料的引入，使得电容面积可以越做越小，新工艺材料和更小的面积，使得电容的失配也越来越严重，因此，实时而大量的电容失配检测成为必须。
此外，设计方也通常要求工艺代工厂提供电容失配模型，以评估所设计电路的精度和强壮性。或者在电路系统中，以电容失配信息作为反馈信号以对电路做出修正。这些都要求对电容失配做出精确的测量，甚至将测量结果数字化，以反馈给整个电路系统。
最简单的方法，电容失配可以通过一对电容的直接测量来得到，但是多数应用中的电容，其电容值大小多在PF级，电容失配的数量级通常 在fF级，而目前电容测试设备(如 Agilent的4284)只能对pF级进行准确测量，因此直接测量小电容的失配无法实现。对单个微小电容的测量通常米用CBCM (ChargeBased Capacitor Measurement)方法测量,也可以应用于电容失配的测量，但无法直接用于一对电容的测量，也无法对失配信息进行数字化处理。发明内容
本发明的主要目的在于克服现有技术的缺陷，提供一种将电容失配特性进行数字化表征的电容失配检测的方法。为达成上述目的，本发明提供一种电容失配检测电路，用于检测串联的第一电容和第二电容的失配特性，其包括线性放大器，其输入端连接于所述第一电容和所述第二电容之间，用于将所述第一电容与所述第二电容之间的电压信号线性放大；压控振荡器，与所述线性放大器相连，用于将所述线性放大器放大后的电压信号线性转换成频率信号；计数器，与所述压控振荡器相连，所述计数器接收所述频率信号及基准时钟频率信号，由所述频率信号及基准时钟频率信号之比得到计数值，并根据所述计数值及特征计数值获得所述第一电容和所述第二电容的电容失配特性；其中，所述特征计数值为所述第一电容和所述第二电容的电容值完全相等时，两者之间的电压信号经所述线性放大器线性放大，所述压控振荡器转换为频率信号，并经所述计数器转换成的计数值。
优选的，所述计数器根据所述计数值及特征计数值之比获得所述第一电容和所述第二电容的电容失配特性。
优选的，所述线性放大器包括串联的NMOS管和电阻，其中所述电阻的一端接电源，另一端连接于所述NMOS管的漏极；所述NMOS管的栅极连接于所述第一电容和所述第二 电容之间，其漏极连接所述压控振荡器，其源极接地。
优选的，所述压控振荡器为环形压控振荡器。
优选的，所述压控振荡器包括三组反相器，第一电阻，第二电容及电容；其中每一 反相器包括一个NMOS管和一个PMOS管；所述第一电阻的一端连接于第一组反相器NMOS管 的源极，另一端接地；所述电容与所述第二电阻并联连接于所述第一组反相器NMOS管的漏 极和地之间；所述第一组反相器中PMOS管的源极与NMOS管的漏极相连作为输出端连接于 第二组反相器PMOS管与NMOS管的栅极；所述第二组反相器中PMOS管的源极与NMOS管的 漏极相连作为输出端连接于第三组反相器PMOS管与NMOS管的栅极；所述第三组反相器中 PMOS管的源极与NMOS管的漏极相连连接于所述第一反相器PMOS管的栅极；所述第一反相 器组NMOS管的漏极连接所述计数器，所述第一反相器组NMOS管的栅极连接所述线性放大 器。
本发明还提供一种电容失配检测方法，用于检测串联的第一电容和第二电容的失 配特性，包括
将所述第一电容与所述第二电容之间的电压信号线性放大；
将所述线性放大器放大后的电压信号线性转换为频率信号；
根据所述频率信号及所述基准时钟频率信号之比得到计数值，并根据所述计数值 及特征计数值获得所述第一电容和所述第二电容的电容失配特性；其中所述特征计数值为 所述第一电容和所述第二电容的电容值完全相等时，两者之间的电压信号经线性放大，转 换为频率信号，并对所述基准时钟频率信号进行计数的计数值。
优选的，根据所述计数值与所述特征计数值之比获得所述所述第一电容和所述第 二电容的电容失配特性。
本发明的电容失配特性检测电路及方法，可以在大量的测量统计分析基础上获得 数字化的电容失配特性，从而可将该数字化的电容失配信息作为反馈信号传递给数字电路 系统中，作为电路系统调整的依据。
图1所示为本发明一实施例电容失配检测电路示意图。
图2所示为本发明一实施例电容失配检测电路的线性放大器电路示意图。
图3所示为本发明一实施例电容失配检测电路的压控振荡器电路示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一 步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也 涵盖在本发明的保护范围内。
首先，请参照图1，其所示为本发明一实施例电容失配检测电路示意图，待测电容 Cl的一端接控制电压VI，另一端与另一待测C2连接，待测电容C2的另一端与电压V2相连 接。为方便说明，在本实施例中，控制电压Vl为固定测试电压V0，电压V2为地GND，当然在 其他实施例中，电压V2也可为其他值。
线性放大器I的输入端连接于电容Cl，C2之间，用于将电容Cl，C2之间的电压信号Vin线性放大为电压信号Vout并输出。具体来说，请参见图2，线性放大器I包括串联的 NMOS管和电阻Res，其中电阻Res的一端接电源VDD，另一端接NMOS管的漏极；NM0S管的栅极连接于电容Cl，C2之间，其源极接地GND，其漏极为输出端。
线性放大器I的输出端连接至压控振荡器2，压控振荡器2用于将线性放大器I放大后的电压信号Vout线性转换成频率信号。在本实施例中，压控振荡器2为三级环形压控振荡器。请参见图3，压控振荡器2包括三组反相器，第一电阻Rl，第二电阻R2及电容C ; 其中每一反相器包括一个NMOS管和一个PMOS管；第一反相器组NMOS管NI的栅极连接线性放大器I用以接收放大的电压信号为输入信号VCOin。第一电阻Rl的一端连接于第一组反相器NMOS管NI的源极，另一端接地；电容C与第二电阻R2并联连接于第一组反相器 NMOS管NI的漏极和地之间；第一组反相器中PMOS管Pl的源极与NMOS管NI的漏极相连作为输出端连接于第二组反相器PMOS管P2与NMOS管N2的栅极；第二组反相器中PMOS管 P2的源极与NMOS管N2的漏极相连作为输出端连接于第三组反相器PMOS管P3与NMOS管 N3的栅极；第三组反相器中PMOS管P3的源极与NMOS管N3的漏极相连连接于第一反相器 PMOS管Pl的栅极；第一反相器组NMOS管NI的漏极连接计数器1，从而将线性转换后的振荡信号VCOout (频率信号)输出至计数器I。环形压控振荡器具有较高的线性度，其输出频率在200MHz左右。
计数器3连接压控振荡器2，接收压控振荡器2输出的频率信号，同时计数器3还接收基准时钟频率信号，计数器3通过频率信号对基准时钟频率信号进行计数，也即是由频率信号及基准时钟频率信号之比得到计数值，最后根据计数值及特征计数值获得电容 C1，C2的电容失配特性。其中，特征计数值为电容C1，C2的值完全相等时，两者之间的电压信号Vin’经线性放大器I线性放大，压控振荡器2线性转换为频率信号，并经计数器3转换成的计数值。由此可知，计数值和特征计数值的偏差值与电容失配大小是成正比的，从而实现的电容失配特性的测量和数字化。在本实施例中，计数器采用8位二进制数计数器。
以下将结合具体实施例详述本发明电容失配检测电路的原理。
当两个待测电容Cl，C2电容值完全相等时(Cl=CZ=Ctl, Ctl为该电容的特征值)，线性放大器I的输入电压为固定测试电压Vtl的一半(Vin’ = V0/2)。此时的Vin’为线性放大器 I的特征输入电压信号，Vrat’为特征电压输出信号。值得注意的是，需要合理设定固定测试电压Vtl值，确保此时的线性放大器具有合理的静态工作点从而得到较宽线性放大的工作范围，以获得较宽的电容失配检测范围。之后，特征电压输出信号U经压控振荡器2线性转换为特征频率fv。。’。计数器3基准时钟频率为fd(x;k，则计数器的特征计数值M，为计数器输入信号频率与计数器基准时钟频率之比^/^。。!^』’ =fv。。’ /匕。。,取整。
当两个待测电容Cl，C2存在失配，在本实施例中，假设两电容值相差2 Λ C时(电容 C1=C0+AC，电容 C2=C0 — AC)，WlJVin = V0/2+ (V0/2)X(AC/C0) = Vin，+ (V0/2) X ( Δ C/ CQ)。因此，由电容失配引起的Vin电压偏差为AVin= (Vc/2) X ( Λ C /Q)。如线性放大器I 的小信号放大倍率为β，则此时Vout = Vou/ + β X (V0/2) X (AC/C。)。因此由电容失配引起的线性放大器输出电压偏差为AVout = β X (V0/2) X (AC/C。)。
压控振荡器2在其线性工作区内，具有输出信号频率与输入电压成线性关系的特点，如这一线性转换系数为Y。其输出信号频率fVM=f (Vtjut) = f(V0U/ ) + Y X AVout =fv。。’ +Y X β X (V0/2) X (AC/Q)，其中fv。。’为电容没有失配时的特征频率，而由电容失配引起的输出信号频率偏差Afvco = Y X β X (VO/2) X ( Δ C/C0)。
计数器3基准时钟频率为匕。。,，计数器的输入信号频率为fv。。，则计数器的计数值 M为计数器输入信号频率与计数器基准时钟频率之比(取整。当存在电容失配时， 计数器的输出值 M= [fv。。’ +γΧβΧ (V0/2) X(AC/C0)]/fclock= (fvc。，+ AfvcJ/f；1(X;k，与特征值M’的偏差AM = [y X β X (VO/2) X (Δ C/C0) ]/fclocko由以上可得到数字化表征电容失配的偏差计数值ΛΜ。进一步来说，还可通过偏差计数值AM与当电容无失配时的计数器特征计数值之比即为所要检测的电容失配特性。
由上述本发明较佳实施例可知，应用本发明的电容失配特性检测电路及方法，在大量的测量统计分析基础上可以获得数字化的电容失配的性能，也可以对数字化的电容失配信息作为反馈信号传递给数字电路系统中，作为电路系统调整的依据。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范 围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
权利要求
1.一种电容失配检测电路，用于检测串联的第一电容和第二电容的失配特性，其特征在于，所述电容失配检测电路包括线性放大器，其输入端连接于所述第一电容和所述第二电容之间，用于将所述第一电容与所述第二电容之间的电压信号线性放大；压控振荡器，与所述线性放大器相连，用于将所述线性放大器放大后的电压信号线性转换成频率信号；计数器，与所述压控振荡器相连，所述计数器接收所述频率信号及基准时钟频率信号， 由所述频率信号及其基准时钟频率信号之比得到计数值，并根据所述计数值及特征计数值获得所述第一电容和所述第二电容的电容失配特性；其中，所述特征计数值为所述第一电容和所述第二电容的电容值完全相等时，两者之间的电压信号经所述线性放大器线性放大，所述压控振荡器转换为频率信号，并经所述计数器转换成的计数值。
2.根据权利要求1所述一种电容失配检测电路，其特征在于，所述计数器根据所述计数值及特征计数值之比获得所述第一电容和所述第二电容的电容失配特性。
3.根据权利要求1所述一种电容失配检测电路，其特征在于，所述线性放大器包括串联的NMOS管和电阻，其中所述电阻的一端接电源，另一端连接于所述NMOS管的漏极；所述 NMOS管的栅极连接于所述第一电容和所述第二电容之间，其漏极连接所述压控振荡器，其源极接地。
4.根据权利要求1所述一种电容失配检测电路，其特征在于，所述压控振荡器为环形压控振荡器。
5.根据权利要求2所述一种电容失配检测电路，其特征在于，所述压控振荡器包括三组反相器，第一电阻，第二电容及电容；其中每一反相器包括一个NMOS管和一个PMOS管； 所述第一电阻的一端连接于第一组反相器NMOS管的源极，另一端接地；所述电容与所述第二电阻并联连接于所述第一组反相器NMOS管的漏极和地之间；所述第一组反相器中PMOS 管的源极与NMOS管的漏极相连作为输出端连接于第二组反相器PMOS管与NMOS管的栅极； 所述第二组反相器中PMOS管的源极与NMOS管的漏极相连作为输出端连接于第三组反相器 PMOS管与NMOS管的栅极；所述第三组反相器中PMOS管的源极与NMOS管的漏极相连连接于所述第一反相器PMOS管的栅极；所述第一反相器组NMOS管的漏极连接所述计数器，所述第一反相器组NMOS管的栅极连接所述线性放大器。
6.一种电容失配检测方法，用于检测串联的第一电容和第二电容的失配特性，其特征在于，包括将所述第一电容与所述第二电容之间的电压信号线性放大；将所述线性放大器放大后的电压信号线性转换为频率信号；根据所述频率信号及所述基准时钟频率信号之比得到计数值，并根据所述计数值及特征计数值获得所述第一电容和所述第二电容的电容失配特性；其中所述特征计数值为所述第一电容和所述第二电容的电容值完全相等时，两者之间的电压信号经线性放大，转换为频率信号，并对所述基准时钟频率信号进行计数的计数值。
7.根据权利要求5所述的电容失配检测方法，其特征在于，根据所述计数值与所述特征计数值之比获得所述第一电容和所述第二电容的电容失配特性。
全文摘要
本发明公开了一种电容失配检测电路及方法，用于实现串联的第一电容和第二电容的失配特性的测量和数字化。电容失配检测电路包括线性放大器，用于将所述第一电容与所述第二电容之间的电压信号线性放大；压控振荡器，用于将所述线性放大器放大后的电压信号线性转换成频率信号；计数器，由频率信号及其基准时钟频率信号之比得到计数值，并根据计数值及特征计数值获得第一电容和第二电容的电容失配特性；其中，特征计数值为第一电容和第二电容的电容值完全相等时，两者间的电压信号最终转换成的计数值。
文档编号G01R31/00GK103063949SQ20121055052
公开日2013年4月24日 申请日期2012年12月18日 优先权日2012年12月18日
发明者胡少坚 申请人:上海集成电路研发中心有限公司