专利名称：一种全数字雷达信号源的制作方法
技术领域：
本实用新型属于通信技术领域，特别涉及一种全数字雷达信号源。
背景技术：
传统雷达系统中的信号源所采用的晶体振荡器，由于其输出信号范围较低，因此很难达到不同系统中所需信号带宽的要求；现有雷达系统中的信号源一般采用脉冲调制的方法合成信号，这就需要两个直接数字频率合成器产生两路信号，在具体实施过程中，两路信号的相干性很难保证；且锁相环与滤波器分开布置，不便于调节滤波器的带宽。
实用新型内容针对背景技术存在的问题，本实用新型提供一种全数字雷达信号源。为解决上述技术问题，本实用新型采用如下技术方案一种全数字雷达信号源，包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连。所述数字锁相环包括依次连接的分频器I、鉴相器、数字滤波器、数控振荡器、分频器2，数控振荡器的输出端与分频器3的输入端连接，分频器3的输出端与鉴相器的输入端连接。所述光耦隔离电路包括两个以上的光耦合器。所述控制电路采用FPGA实现。所述时钟缓冲电路由型号为⑶CE18005的芯片实现。所述数字锁相环采用型号为Si5324的芯片实现。所述直接数字频率合成器采用型号为AD9910的芯片实现。本实用新型的工作原理如下晶体振荡器经过时钟缓冲电路分为五路同频同相的IOMHz时钟，皆为差分输出，其中两路提供给控制电路作为系统时钟，一路作为数字锁相环的参考时钟，数字锁相环将IOMHz晶振时钟倍频到1GHz，输出为差分信号，作为直接数字频率合成器的系统时钟，再由直接数字频率合成器产生所需的线性调频信号，经过开关放大滤波电路，最后通过开关输出至发射机。本实用新型可产生400MHz以下线性扫频信号，同时，通过控制电路配置直接数字频率合成器，可将本实用新型扩展为频率低于400MHz任意波形的信号源。与现有技术相比，本实用新型具有以下优点和有益效果I、本实用新型采用的数字锁相环，其内部集成了滤波器，因此不需要在锁相环的外部重新设计滤波器，这样不仅便于调节滤波器的带宽，而且降低了噪声对锁相环影响。2、本实用新型只需一个直接数字频率合成器，因此不需要考虑两个直接数字频率合成器产生两路信号的相干性。3、本实用新型采用光耦隔离电路将数字信号和模拟信号部分分开，使信号源发出的信号效果更好。 4、本实用新型采用芯片控制，其分辨率高、精度高、输出频带宽、控制灵活，且可发出任意波形的信号源。
图I为本实用新型的结构简图。图2为本实用新型中数字锁相环的结构简图。
具体实施方式
以下结合附图所示的实施例对本实用新型作进一步说明。如图I所示，本实用新型包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连；本实施例中时钟缓冲电路由型号为CDCE18005的芯片实现。如图2所示，数字锁相环包括依次连接的分频器I、鉴相器、数字滤波器、数控振荡器、分频器2，数控振荡器的输出端与分频器3的输入端连接，分频器3的输出端与鉴相器的输入端连接。本实施例中数字锁相环采用型号为Si5324的芯片实现；Si5324运算处理鉴相器的相差脉冲，通过可调带宽数字滤波器，产生一个数字频率控制字M来调制数控振荡器。分频器1、2、3均有很大的分频范围，这就保证了更宽范围信号的输入和输出频率。在设计各种不同的复杂的时钟系统时，只需要改变分频器和pin管脚的配置就可以完成不同频段的变化。本实施例中直接数字频率合成器采用型号为AD9910的芯片实现。数字锁相环输出的信号为差分形式，下拉50ohm电阻接AD9910的输入端；AD9910的采样速度高达IGHz ；AD9910的输出信号为差分形式，通过变压器转换为单端形式，输出给开关放大滤波电路。开关放大滤波电路主要包含射频开关、放大器、两级带通滤波器和变压器。带通滤波器采用天之微波的SBP系列，插针式焊接，便于切换不同频段的射频输出，其增益约为-2dB ;射频开关采用SA630D，工作频率为DC-lGHz，在IGHz隔离度为60dB，转换速度高达20ns,开关隔离度60dB, IdB压缩点为18dBm,内部50ohm阻抗可以和前后级良好匹配；HF/UHF频段发射机所要求的输入信号幅度为OdBm，直接数字频率合成器正常输出的幅度约为-7dBm，因此，还需要一个增益约为13dBm的放大模块才能使直接数字频率合成器输出的射频信号进入发射机；放大器选用Mini公司生产的GALI系列，型号选用GALI-21+，工作频率范围为DC-8GHZ，增益约为14. 3dBm,噪声系数NF=4. O。本实施例中光稱隔离电路包括三个光稱合器。光稱合器选用Avago公司的ACSL-6410、ACSL-6400和HCPL-0710。在制作信号源板时，信号源板地层的分割十分复杂，由于理想数字信号一般为矩形波，带有大量的谐波，数字信号中的谐波很容易干扰到模拟波形；同时，当模拟信号为高频或强电信号时，也会影响到数字电路的正常工作；而数模分离处理的不好很容易产生数字地、模拟地的串扰；本实用新型利用光耦合器“电-光-电”的传输方式分离数字地与模拟地，使产生的信号效果更好。本实施例中接口电路分为两种类型25针插针/插座电源连接器和49针插针/插座控制信号连接器。25针电源连接器包括数字5V、模拟5V和模拟12V电压；两个49针的控制信号连接器包括17个AD9910控制信号、8个CDCE18005控制信号和Si5324控制信号。控制电路采用FPGA实现。本实施例中控制电路是型号为EZ-USB FX2的芯片在PC机和FPGA的控制下实现的；EZ-USB FX2芯片的主要任务是配置时钟缓冲芯片CDCE18005， 而FPGA则对数字锁相环Si5324和直接数字频率合成器AD9910进行周期性写入。
权利要求1.一种全数字雷达信号源，其特征在于包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连。
2.根据权利要求I所述的一种全数字雷达信号源，其特征在于所述数字锁相环包括依次连接的分频器I、鉴相器、数字滤波器、数控振荡器、分频器2，数控振荡器的输出端与分频器3的输入端连接，分频器3的输出端与鉴相器的输入端连接。
3.根据权利要求I或2所述的一种全数字雷达信号源，其特征在于所述光耦隔离电路包括两个以上的光耦合器。
4.根据权利要求I或2所述的一种全数字雷达信号源，其特征在于所述控制电路采用FPGA实现。
5.根据权利要求I或2所述的一种全数字雷达信号源，其特征在于所述时钟缓冲电路由型号为⑶CE18005的芯片实现。
6.根据权利要求I或2所述的一种全数字雷达信号源，其特征在于所述数字锁相环采用型号为Si5324的芯片实现。
7.根据权利要求I或2所述的一种全数字雷达信号源，其特征在于所述直接数字频率合成器采用型号为AD9910的芯片实现。
专利摘要本实用新型提供一种全数字雷达信号源，包括时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、光耦隔离电路、接口电路、控制电路；时钟缓冲电路的输入端与晶体振荡器连接，其输出端与数字锁相环的输入端、控制电路连接；直接数字频率合成器的输入端、输出端分别与数字锁相环的输出端、开关放大滤波电路的输入端连接；光耦隔离电路分别与时钟缓冲电路、数字锁相环、直接数字频率合成器、开关放大滤波电路、接口电路相连；控制电路与接口电路相连。本实用新型的输出信号频率范围大，控制灵活，准确度高，可发出任意波形的信号，适用于多频段雷达发射信号的需求。
文档编号G01S7/282GK202794511SQ20122049198
公开日2013年3月13日 申请日期2012年9月25日 优先权日2012年9月25日
发明者文必洋, 李柯, 王才军, 田应伟, 谭剑, 姜大鹏, 王思超 申请人:武汉大学