一种具有噪声抑制功能的混合示波器的制造方法
【专利摘要】本发明提供了一种具有噪声抑制功能的混合示波器，包括：数字采样单元，用于对并行数字总线上的多路被测信号进行数字化处理和采样，得到多路数字信号数据；设置单元，用于设置噪声抑制时间；总线解码单元，用于依据多路数字信号数据检测到当前总线状态改变时，依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定，若是，则将前一个总线状态记录为稳定状态，并按照稳定状态的持续时间输出稳定状态的数字信号数据；若否，则按照前一个总线状态的持续时间输出稳定状态的数字信号数据；将输出的数字信号数据按照指定格式进行显示。本发明将不稳定状态作为噪声消除了，使得解码的结果与实际的信源数据相符。
【专利说明】一种具有噪声抑制功能的混合示波器
【技术领域】
[0001]本发明涉及测试测量【技术领域】，特别是涉及一种具有噪声抑制功能的混合示波器。
【背景技术】
[0002]混合示波器，又称混合信号示波器(MSO, Mixed-signal Oscilloscopes),是一种既可以观察模拟信号又可以观察数字信号的示波器，它应用在数字信号和模拟信号共存的系统调试中。混合示波器可以同时观测多条并行数字总线上的被测信号，并行数字总线相当于多个数字通道，其通常包括一条时钟线和多条数据线，时钟线可看作传输时钟信号的时钟通道，每一条数据线为一个数据通道，数据通道中的被测信号只有“ I ”和“O”两种状态，便于进行对比分析。
[0003]数据通道中的被测信号不仅要能显示和进行普通的测量，还可以对其进行解码操作，从而得到并行数字总线上具有实际意义的数据。这样，用户在进行数字信号调试时，就能通过混合示波器直接观察到并行数字总线的实际数据结果，方便进行验证和排错。
[0004]解码是编码的逆过程，解码的数据来自于混合示波器对数据通道中的被测信号的高速采集。解码的过程就是针对采集的数据进行特定协议的逆变换，将电路上的数据流，转换为实际的信源数据。例如，如图1所示，为混合示波器102并行解码的原理图。信号数据“0X5A”输入至待测电路101中，混合示波器102通过探头103从待测电路101中获取多路被测信号DO?D7。对于8位并行数字总线，混合示波器102需要一条时钟线和8条数据线。混合示波器102同时捕获8条数据线上的被测信号DO?D7和时钟线上的时钟信号elk ;被测信号DO?D7经过数字化、采样等处理，产生数字信号数据；混合示波器102的并行总线解码单元根据时钟线上时钟信号elk的状态跳变(即，时钟信号elk的边沿，其可以是上升沿、下降沿、或者上升沿和下降沿)，对来自于8路被测信号DO?D7的数字信号数据进行抽样；这样经过时钟信号elk的抽样过程，按照解码协议进行解码，就能获得解码结果“5A”等信息，恢复出并行数字总线上传输的实际数据。
[0005]解码结果以总线的方式显示在时钟信号的对应时间段内，这样在混合示波器102的显示界面上既能看到总线的物理状态，即被测信号的波形；也能看到总线的数据状态，即解码结果。
[0006]在并行总线解码过程中，需要根据条件对来自于数据线上的数字信号数据进行抽样处理，恢复出实际的总线数据，如从一串具有数字的数据流中恢复出数据0X5A。抽样处理可以选取一条数字通道作为时钟通道，根据时钟通道的时钟信号的边沿来进行总线抽样；也可以不选取时钟信号，而在总线状态发生改变时进行抽样。
[0007]如果时钟通道中存在噪声，例如在时钟信号的边沿附近存在干扰，导致时钟信号发生振铃现象，那么根据时钟信号的边沿所抽样的数字信号数据就是不稳定的，甚至出现错误。如图2 (a)所示，为含有噪声的时钟信号的示意图，其中，a指示理想时钟信号的上升沿，b指示含有噪声的时钟信号的上升沿，b处的噪声会对数字信号数据的抽样产生影响。类似地，在数据通道中被测信号的边沿上也可能出现噪声，如果解码中恰好对这个噪声进行了抽样，那总线的解码结果也可能与实际不相符。时钟信号或被测信号在边沿上出现噪声，可能是由于信号中自带的干扰，也可能是由于信号在进行数字量化过程中发生的。
[0008]此外，多条数据通道中被测信号的数据改变可能不发生在相同的时刻，即使原始被测信号的数据变化发生在相同的时刻，由于探头103的线缆差异，探头103采集到的信号的数据变化也可能不是在同一个时刻。如果以总线状态的改变来进行解码，那么解码结果中可能会出现多个实际中并不存在的数据。例如，如图2 (b)所示，在总线状态“00”到“11”的变化过程中，可能存在一个“10”状态，“10”状态看作不稳定状态，其实际上是由于待测电路101中的电子元件器件或探头103的线缆引入的，解码时需要去掉不稳定状态引起的噪声，避免影响解码结果。
【发明内容】
[0009]本发明所要解决的技术问题是提供一种具有噪声抑制功能的混合示波器，消除总线状态改变时所引入的噪声，使得解码的结果与实际的信源数据相符。
[0010]为了解决上述问题，本发明公开了一种具有噪声抑制功能的混合示波器，包括:
[0011]数字采样单元，用于对并行数字总线上的多路被测信号进行数字化处理和采样，得到多路数字信号数据；
[0012]总线解码单元，用于对多路数字信号数据进行总线解码，得到解码结果；
[0013]还包括:设置单元，用于设置噪声抑制时间；
[0014]所述总线解码单元依据多路数字信号数据检测到当前总线状态改变时，依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定，若是，则将前一个总线状态记录为稳定状态，并按照稳定状态的持续时间输出稳定状态的数字信号数据；若否，则按照前一个总线状态的持续时间输出稳定状态的数字信号数据；然后对输出的数字信号数据按照解码协议进行解码，获得解码结果。
[0015]作为一个举例说明，本发明所述总线解码单元依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定包括:前一个总线状态的持续时间大于噪声抑制时间时，则判断前一个总线状态稳定；前一个总线状态的持续时间小于或等于噪声抑制时间时，则判断前一个总线状态不稳定。
[0016]作为一个举例说明，本发明所述总线解码单元依据多路数字信号数据检测当前总线状态改变包括:在时钟信号的边沿，产生一个由多路数字信号数据组成的总线状态，如果当前时钟信号边沿处的数字信号数据相比前一时钟信号边沿处的数字信号数据发生变化，则当前总线状态改变；其中，所述时钟信号来自于所述并行数字总线。
[0017]作为一个举例说明，本发明所述总线解码单元依据数字信号数据检测当前总线状态改变包括:在每一个采样时刻，产生一个由多路数字信号数据组成的总线状态，如果当前采样时刻的数字信号数据相比前一采样时刻的数字信号数据发生变化，则当前总线状态改变。
[0018]作为一个举例说明，本发明所述总线解码单元将每一个总线状态对应的数字信号数据以比特为单位分配到一个字节或一个字中，当判断前后两个字节或字不同时，则数字信号数据发生变化，总线状态改变。
[0019]作为一个举例说明，本发明所述总线解码单元还用于依据多路数字信号数据检测到当前总线状态不变时，累计总线状态的持续时间。
[0020]作为一个举例说明，本发明所述总线解码单元输出稳定状态的数字信号数据后，缓存当前总线状态，并将所述持续时间清零复位。
[0021]作为一个举例说明，本发明所述的示波器还包括:显示单元，用于在显示界面显示所述噪声抑制时间和解码结果。
[0022]作为一个举例说明，本发明所述数字采样单元用于对并行数字总线上的多路被测信号进行数字化处理和采样，并对采样后的数据进行抽样处理，得到多路数字信号数据。
[0023]与现有技术相比，本发明具有以下优点:
[0024]本发明在总线解码中实现了噪声抑制功能，在当前总线状态改变，且前一个总线状态不稳定时，按照前一个总线状态的持续时间，输出所记录的稳定状态的数字信号数据，而过滤掉不稳定状态，相当于将不稳定状态作为噪声消除了，使得解码的结果与实际的信源数据相符。并且，本发明通过软件方法在总线解码的数据处理中消除噪声，相比于在示波器电路上实现噪声抑制，方法灵活，代价小。
【专利附图】
【附图说明】
[0025]图1是混合示波器102并行解码的原理图；
[0026]图2 Ca)是含有噪声的时钟信号的示意图；
[0027]图2 (b)是含有噪声的被测信号的示意图；
[0028]图3是本发明一种具有噪声抑制功能的混合示波器300实施例的结构示意图；
[0029]图4是混合示波器300实现总线解码功能的步骤流程图；
[0030]图5是总线解码中实现噪声抑制功能的步骤流程图；
[0031]图6是总线解码中实现噪声抑制功能的原理图；
[0032]图7是噪声抑制关闭后的显示界面示意图；
[0033]图8是噪声抑制打开后的显示界面示意图。
【具体实施方式】
[0034]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本发明作进一步详细的说明。
[0035]参照图3，示出了本发明一种具有噪声抑制功能的混合示波器300实施例的结构示意图，混合示波器300包括:
[0036]数字采样单元301，用于对并行数字总线上的多路被测信号进行数字化处理和采样，得到多路数字信号数据；
[0037]设置单元302，用于设置噪声抑制时间；
[0038]总线解码单元303，用于对多路数字信号数据进行总线解码，得到解码结果；所述总线解码包括:依据多路数字信号数据检测到当前总线状态改变时，依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定，若是，则将前一个总线状态记录为稳定状态(也即，将稳定状态更新为前一个总线状态，每一个时刻仅有一个稳定状态)，并按照稳定状态的持续时间输出稳定状态的数字信号数据；若否，则按照前一个总线状态的持续时间输出稳定状态的数字信号数据；然后对输出的数字信号数据按照解码协议进行解码，获得解码结果；
[0039]显示单元304，用于在显示界面上显示指定格式的解码结果。
[0040]下面，对混合示波器300的各个单元进行具体说明。
[0041]在进行总线解码之前，用户需要利用设置单元302进行总线解码的相关设置，可以包括:1、并行数字总线的通道设置，其包括对数据通道的选择、数据通道的顺序配置等；
2、打开噪声抑制功能，设置噪声抑制时间；3、开启总线解码功能。
[0042]如图4所示，实现总线解码功能，混合示波器300的各个单元主要执行以下几个步骤:
[0043]步骤Al、数字化处理:数字采样单元301根据设定的门限(即，阈值)对数据通道中的多路被测信号进行数字化处理，将其量化为“ I”或“O”两种状态，得到数字化数据。
[0044]步骤A2、数据采样:在采样时钟控制下，数字采样单元301对数字化数据进行采样，得到多路数字信号数据，并将其存储到混合示波器300的采样存储器中；
[0045]步骤A3、总线解码:总线解码单元303对多路数字信号数据进行总线解码，得到解码结果，其中，在总线解码过程中根据设置单元302设置的噪声抑制时间进行噪声抑制；
[0046]步骤A4、解码结果显示:显示单元304将解码结果显示在显示界面的对应位置上。
[0047]作为一个举例说明，在本发明实施例中，所述数字采样单元301用于对并行数字总线上的多路被测信号进行数字化处理和采样，得到采样后的数据，然后对采样后的数据进行抽样处理，得到多路数字信号数据。也就是说，在步骤A2和步骤A3之间，还可以包括步骤A5数据抽样:对存储在采样存储器中的采样数据进行抽样，抽样后的数据作为数字信号数据，再进行步骤A3的总线解码。数据抽样并不是必须的步骤，大多数情况下，数据抽样是为了减少数据处理部分的数据量，同时减少对于数据传输带宽的需求。
[0048]在步骤A3中，总线解码单元303的总线解码过程包括如下步骤:
[0049]步骤A31、获取数字信号数据，数字信号数据可直接自于数据采样后的数据；也可能来自于对采样数据进行抽样后的数据；
[0050]步骤A32、遍历数字信号数据进行总线解码，其包括a)和b)两个子步骤:
[0051]a)检测总线状态的改变，在当前总线状态改变时，判断前一个总线状态的持续时间是否稳定:
[0052]1.前一个总线状态稳定时，将前一个总线状态记录为稳定状态，并按照稳定状态的持续时间输出稳定状态的数字信号数据；
[0053]i1.前一个总线状态不稳定时，按照前一个总线状态的持续时间输出稳定状态的数字信号数据；
[0054]b)对输出的数字信号数据按照解码协议进行解码，获得解码结果。
[0055]本发明实施例主要通过子步骤a)实现了噪声抑制功能，在当前总线状态改变，且前一个总线状态不稳定时，输出所记录的稳定状态，而过滤掉不稳定状态，相当于将不稳定状态作为噪声消除了，使得解码的结果与实际的信源数据相符。
[0056]需要说明的是，除了在步骤A3的总线解码中实现噪声抑制，还可以在其它步骤中进行噪声抑制。在步骤Al数字化处理中，可以进行抗噪声处理，减少或消除数字化处理中的噪声，例如，可以通过调节数字化处理中的阈值，实现噪声抑制。在步骤A2数据采样中，可以对采样后的数据进行抖动抑制处理，例如，选定一个数据通道作为标准，手动调节其他各个通道的延时，对多个通道的采样数据进行同步。在步骤A5数据抽样中，可以对抽样数据进行抖动抑制处理，例如选定一个数字通道作为标准进行抽样，或设定抽样的时间间隔和抽样起点，对多路通道的采样数据同时进行抽样。
[0057]作为一个举例说明，在本发明实施例中，总线解码单元303依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定包括:前一个总线状态的持续时间大于噪声抑制时间时，则判断前一个总线状态稳定；前一个总线状态的持续时间小于或等于噪声抑制时间时，则判断前一个总线状态不稳定。作为又一个举例说明，判断前一个总线状态是否稳定还可以是:前一个总线状态的持续时间大于或等于噪声抑制时间时，则判断前一个总线状态稳定；前一个总线状态的持续时间小于噪声抑制时间时，则判断前一个总线状态不稳定。
[0058]当前总线状态改变的判定条件与所选取的解码方式(有无时钟信号)有关。
[0059]作为一个举例说明，在本发明实施例中，并行数字总线上具有时钟信号，则在时钟信号的边沿，产生一个由多路数字信号数据组成的总线状态，如果当前时钟信号边沿处的数字信号数据相比前一时钟信号边沿处的数字信号数据发生变化，则当前总线状态改变；其中，所述时钟信号来自于所述并行数字总线。时钟信号的边沿可以是上升沿、或者下降沿、或者上升沿和下降沿，只要所选定的时钟边沿出现，则认为产生一个总线状态，如果当前时钟边沿的数字信号数据与前一个时钟边沿的数字信号数据不一致时，则认为总线状态改变。
[0060]作为又一个举例说明，在本发明实施例中，并行数字总线上不具有时钟信号，在每一个采样时刻，产生一个由多路数字信号数据组成的总线状态，如果当前采样时刻的数字信号数据相比前一采样时刻的数字信号数据发生变化，则当前总线状态改变。也就是说，对于任意一路数字信号数据，如果当前采样时刻的数字信号数据与前一个采样时刻的数字信号数据不一致时，则认为总线状态改变。
[0061]由于数字信号数据只有“I”和“O”两个状态，因此在存储中只需要占据一个比特(Bit)0也就是说，一个字节可以存储8个BH，即8条数据线的数据，各个位的数据为同一时刻所采集的对应通道的数据状态。作为一个举例说明，在本发明实施例中，总线解码单元303可以将每一个总线状态对应的数字信号数据以比特为单位分配到一个字节或一个字中，如果判断前后两个字节(8位总线)或字(16位总线)不同，则数字信号数据发生变化，总线状态改变。如果判断前后两个字节(8位总线)或字(16位总线)相同，则数字信号数据不发生变化，总线状态不变。
[0062]如果所选择的通道不对应一个字节，则可以使用软件的方法得到每个通道的比特值，然后再按照总线解码的顺序排布到一个字节内。例如，所选的通道数小于8，则可以按照总线解码顺序，将对应各个通道的“ I ”或“O”状态分配到一个字节中的前几个比特中，该字节中剩余的比特值默认为“O”或者“I”。当然也可以交换物理通道的顺序来使采集到的数据就对应一个字节或字，也即，通过交换实际连接的数据线的顺序，使交换后相应通道的顺序与总线解码的顺序相同。作为另一个举例说明，也可以不按照字节或字进行比较，而是分别对每一个通道的数据状态单独进行比较。
[0063]下面，参照图5，具体说明在总线解码中实现噪声抑制功能的步骤:
[0064]步骤B1、获取数字信号数据；
[0065]步骤B2、判断对数字信号数据的遍历是否结束；若是，则整个噪声抑制过程结束；若否，则执行步骤B3;
[0066]步骤B3、读取当前的数字信号数据；
[0067]步骤B4、依据读取的数字信号数据判断当前总线状态是否改变；若否，则执行步骤B5 ;若是，则执行步骤B6 ；
[0068]步骤B5、累计总线状态的持续时间，并返回步骤B2 ；
[0069]步骤B6、判断前一个总线状态是否稳定；若是，则执行步骤B7 ;若否，则执行步骤B9 ；
[0070]步骤B7、将前一个总线状态记录为稳定状态，然后执行步骤B8 ；
[0071]步骤B8、按照稳定状态的持续时间输出稳定状态的数字信号数据，然后执行步骤BlO ；
[0072]步骤B9、按照前一个总线状态的持续时间输出稳定状态的数字信号数据，然后执行步骤BlO ；
[0073]步骤B10、缓存当前总线状态；缓存的目的是为了进行前后两个总线状态的比较；
[0074]步骤B11、将累计的持续时间清零复位，并返回步骤B2。
[0075]其中，步骤BlO和步骤Bll的执行顺序可以先后对调，或者同时执行。
[0076]下面，结合图6，举一个具体的实例，具体说明总线解码中噪声抑制功能的实现过程。图6中对两路数字信号数据DO和Dl进行并行总线解码，解码顺序为D1D0。在时钟信号elk的上升沿和下降沿，读取数字信号数据，产生一个由两路数字信号数据DO和Dl组成的总线状态。
[0077]首先，在t0时刻，读取数字信号数据10，判断初始时当前总线状态不变，累计总线状态10的持续时间直到tl时刻。在tl时刻，读取的数字信号数据变为11，当前总线状态改变，判断前一个总线状态10是否稳定，总线状态10的持续时间tl-to大于噪声抑制时间，则前一个总线状态10稳定，则将前一个总线状态10记录为稳定状态，按照稳定状态10的持续时间tl-to输出时间长度为tl-to的稳定状态的数字信号数据10 ;然后，缓存当前总线状态11，累计的持续时间tl-to清零复位。
[0078]在t2时刻，读取数字信号数据11，判断当前总线状态不变，累计总线状态11的持续时间为t2-tl，此时，稳定状态依然为10。在t3时刻，数字信号数据由11变为01，当前总线状态改变，判断前一个总线状态11是否稳定，总线状态11的持续时间t3-tl小于噪声抑制时间，则前一个总线状态11不稳定，按照前一个总线状态11的持续时间t3-tl输出时间长度为t3-tl的稳定状态10的数字信号数据10 ;然后，缓存当前总线状态01，累计的持续时间t3-tl清零复位。
[0079]在t4时刻，读取数字信号数据01，判断当前总线状态不变，稳定状态依然为10，累计总线状态01的持续时间直到t5时刻，此时数字信号数据由01变为11，当前总线状态改变，判断前一个总线状态01是否稳定，总线状态01的持续时间t5-t3大于噪声抑制时间，则前一个总线状态01稳定，则将前一个总线状态01记录为稳定状态，即稳定状态由总线状态10更新为总线状态01 ;之后，按照稳定状态01的持续时间输出时间长度为t5-t3的数字信号数据01 ;缓存当前总线状态01，累计的持续时间t5-t3零复位。依此类推。
[0080]从图6可以看出，在总线解码中，没有噪声抑制功能时输出的数字信号数据Data_0包含噪声数据11 ;具有噪声抑制功能时输出的数字信号数据Data_l不包含噪声数据11。
[0081]在具体的应用实例中，可以选择关闭解码过程中的噪声抑制功能，如图7所示，在显示界面的菜单中，可以通过菜单键71设置打开或关闭抖动抑制(也即噪声抑制)功能，可以通过菜单键72设置抖动时间(也即噪声抑制时间)的大小，显示单元304在显示界面显示所设置噪声抑制时间。噪声抑制功能关闭后，抖动时间设置无效，显示单元304在显示界面显示的解码结果中含有抖动噪声73。如图8所示,噪声抑制功能打开后,显示单元304显示界面显示的解码结果中位置81处不含有抖动噪声，总线状态改变时所引入的噪声被消除了。
[0082]用户通过设置单元302设置噪声抑制时间时，可以根据被测信号自身的抖动范围，将噪声抑制时间设置为等于或略大于抖动范围；还可以根据显示单元304显示的多路被测信号的波形之间的延迟确定所述噪声抑制时间。如图8所示，根据显示界面上被测信号D8?D15边沿位置处的延迟范围T，设置噪声抑制时间等于或略大于延迟范围T。
[0083]以上对本发明所提供的一种具有噪声抑制功能的混合示波器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
【权利要求】
1.一种具有噪声抑制功能的混合示波器，包括: 数字采样单元，用于对并行数字总线上的多路被测信号进行数字化处理和采样，得到多路数字信号数据； 总线解码单元，用于对多路数字信号数据进行总线解码，得到解码结果； 其特征在于， 还包括:设置单元，用于设置噪声抑制时间； 所述总线解码单元依据多路数字信号数据检测到当前总线状态改变时，依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定，若是，则将前一个总线状态记录为稳定状态，并按照稳定状态的持续时间输出稳定状态的数字信号数据；若否，则按照前一个总线状态的持续时间输出稳定状态的数字信号数据；然后对输出的数字信号数据按照解码协议进行解码，获得解码结果。
2.如权利要求1所述的示波器，其特征在于，所述总线解码单元依据前一个总线状态的持续时间和噪声抑制时间判断前一个总线状态是否稳定包括: 前一个总线状态的持续时间大于噪声抑制时间时，则判断前一个总线状态稳定；前一个总线状态的持续时间小于或等于噪声抑制时间时，则判断前一个总线状态不稳定。
3.如权利要求2所述的示波器，其特征在于，所述总线解码单元依据多路数字信号数据检测当前总线状态改变包括: 在时钟信号的边沿，产生一个由多路数字信号数据组成的总线状态，如果当前时钟信号边沿处的数字信号数据相比前一时钟信号边沿处的数字信号数据发生变化，则当前总线状态改变；其中，所述时钟信号来自于所述并行数字总线。
4.如权利要求2所述的示波器，其特征在于，所述总线解码单元依据数字信号数据检测当前总线状态改变包括: 在每一个采样时刻，产生一个由多路数字信号数据组成的总线状态，如果当前采样时刻的数字信号数据相比前一采样时刻的数字信号数据发生变化，则当前总线状态改变。
5.如权利要求3或4所述的示波器，其特征在于， 所述总线解码单元将每一个总线状态对应的数字信号数据以比特为单位分配到一个字节或一个字中，当判断前后两个字节或字不同时，则数字信号数据发生变化，总线状态改变。
6.如权利要求1所述的示波器，其特征在于， 所述总线解码单元还用于依据多路数字信号数据检测到当前总线状态不变时，累计总线状态的持续时间。
7.如权利要求6所述的示波器，其特征在于， 所述总线解码单元输出稳定状态的数字信号数据后，缓存当前总线状态，并将所述持续时间清零复位。
8.如权利要求1至4任一项所述的示波器，其特征在于，还包括: 显示单元，用于在显示界面显示所述噪声抑制时间和解码结果。
9.如权利要求1至4任一项所述的示波器，其特征在于， 所述数字采样单元用于对并行数字总线上的多路被测信号进行数字化处理和采样，并对采样后的数据进行抽样处理，得到多路数字信号数据。
【文档编号】G01R13/02GK104422804SQ201310366115
【公开日】2015年3月18日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】王志彦, 王悦, 王铁军, 李维森 申请人:苏州普源精电科技有限公司