一种便携瞄准式雷达干扰模拟器的制造方法
【专利摘要】本发明公开了一种便携瞄准式雷达干扰模拟器，包括：接收天线（1）、发射天线（2）、上下变频器（3）、模数转换器（4）和数模转换器（5），还包括：显示控制装置（6）和FPGA可编程逻辑控制器（7）。接收天线（1）为便携瞄准式雷达干扰模拟器的输入端，发射天线（2）为便携瞄准式雷达干扰模拟器的输出端。便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线（1）和发射天线（2）对准被干扰雷达。波形数据依次通过数模转换器（5）、上下变频器（3）、发射天线（2）后，定向辐射至被干扰雷达。本发明总重量不大于10kg，设备体积小，便携性强，非常适合雷达部队在电子战条件下训练使用。
【专利说明】一种便携瞄准式雷达干扰模拟器
[0001]
【技术领域】
[0002]本发明涉及一种雷达干扰模拟器，特别是一种便携瞄准式雷达干扰模拟器。
【背景技术】
[0003]和平时期，基层雷达部队需要在电磁干扰条件下进行战术训练，雷达干扰模拟器的作用是针对雷达工作的具体频段为雷达部队训练提供电磁干扰信号。
[0004]目前的雷达干扰模拟器，包括:接收天线、发射天线、上下变频器、模数转换器、数模转换器、FPGA可编程逻辑控制器和上位机。其缺陷在于由于上位机，也就是PC机或者嵌入式控制器的存在，带来了雷达干扰模拟器无法由单兵携带，设备体积过大，便携性差等问题。
【发明内容】
[0005]本发明的目的在于提供一种便携瞄准式雷达干扰模拟器，解决目前雷达干扰模拟器设备体积过大、便携性差的问题。
[0006]一种便携瞄准式雷达干扰模拟器，包括:接收天线、发射天线、上下变频器、模数转换器和数模转换 器，还包括:显示控制装置和FPGA可编程逻辑控制器；所述的显示控制装置包括:LED数码管、移位寄存器、旋钮式数字开关；FPGA可编程逻辑控制器包括:信号处理模块、功率及带内频率测量模块、重复周期测量模块、核心控制模块、波形存储模块、波形产生模块。
[0007]接收天线为便携瞄准式雷达干扰模拟器的输入端，发射天线为便携瞄准式雷达干扰模拟器的输出端。接收天线、上下变频器和模数转换器顺次串联；模数转换器的数字中频信号输出端与FPGA可编程逻辑控制器的数字中频信号输入端连接；FPGA可编程逻辑控制器的波形数据输出端与数模转换器的波形数据输入端连接；数模转换器、上下变频器和发射天线顺次串联；FPGA可编程逻辑控制器的频率控制输出端与上下变频器的频率控制输入端连接；上下变频器的基准时钟输出端分别与FPGA可编程逻辑控制器的时钟输入端、模数转换器的时钟输入端、数模转换器的时钟输入端连接；FPGA可编程逻辑控制器的串行数据输出端与移位寄存器的串行数据输入端连接；移位寄存器的并行输出端与LED数码管的输入端连接；旋钮式数字开关的输出端与FPGA可编程逻辑控制器的输入端连接。
[0008]FPGA可编程逻辑控制器中，信号处理模块用于对模数转换器转换的数字中频信号进行低通滤波和快速傅立叶变换；功率及带内频率测量模块用于测量快速傅立叶变换后数字中频信号的最大功率及最大功率对应通频带内的频率；重复周期测量模块用于测量数字中频信号的重复周期，并将结果发送给核心控制模块；核心控制模块用于获取数字旋钮式开关的量值，控制程控本地振荡器的频率，获取重复周期测量模块的重复周期测量结果，获取功率及带内频率测量模块的功率和频率测量结果，得到被干扰雷达的工作频率并将结果转换为串行信号输出给移位寄存器，控制波形存储模块和波形产生模块输出干扰波形；波形存储模块用于存储预先确定的干扰波形数据；波形产生模块用于获取干扰波形数据，根据核心控制模块的控制时序，将波形数据输出给数模转换器。
[0009]便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线和发射天线对准被干扰雷达。FPGA可编程逻辑控制器设置上下变频器处于可控频率的最小值。接收天线获取被干扰雷达的射频脉冲信号，通过上下变频器变为中频脉冲信号。中频脉冲信号经过模数转换器变为数字中频脉冲信号后，由FPGA可编程逻辑控制器的信号处理模块进行低通滤波以及快速傅立叶变换；同时由重复周期测量模块测量数字中频脉冲信号的重复周期。信号处理模块处理后的结果被送入功率及带内频率测量模块，由功率及带内频率测量模块测量信号处理模块处理后结果的功率最大值以及对应的通频带频率，再将测量结果发送给核心控制模块。核心控制模块将功率最大值与固定门限进行比较，如果任意连续4ms获取的功率最大值均小于固定门限，则核心控制模块控制上下变频器向上跳至下一个频点，然后重复进行中频脉冲信号的功率测量，直到获取功率大于固定门限为止；如果功率最大值大于固定门限且两次获取功率最大值的间隔小于4ms，则核心控制模块以重复周期测量模块测得的结果为重复周期，循环地将波形数据从波形存储模块中读出，通过波形产生模块发送给数模转换器，同时核心控制模块确定被测雷达的工作频率并发送给移位寄存器。波形数据依次通过数模转换器、上下变频器、发射天线后，定向辐射至被干扰雷达。
[0010]本发明可以提供0.2MHz的频率测量精度，能够为脉冲重复周期不大于4ms的雷达提供跟踪式电磁干扰，且总重量不大于10kg，设备体积小，便携性强，非常适合雷达部队在电子战条件下训练使用。
【专利附图】
【附图说明】
[0011]图1 一种便携瞄准式雷达干扰模拟器的结构示意图。
[0012]1.接收天线 2.`发射天线 3.上下变频器4.模数转换器
5.数模转换器 6.显示控制装置 7.FPGA可编程逻辑控制器8.LED数码管 9.移位寄存器 10.旋钮式数字开关 11.信号处理模块12.功率及带内频率测量模块 13.重复周期测量模块 14.核心控制模块15.波形存储模块 16.波形产生模块。
【具体实施方式】
[0013]一种便携瞄准式雷达干扰模拟器，包括:接收天线1、发射天线2、上下变频器3、模数转换器4和数模转换器5，还包括:显示控制装置6和FPGA可编程逻辑控制器7 ;所述的显示控制装置6包括:LED数码管8、移位寄存器9、旋钮式数字开关10 ;FPGA可编程逻辑控制器7包括:信号处理模块11、功率及带内频率测量模块12、重复周期测量模块13、核心控制模块14、波形存储模块15、波形产生模块16。
[0014]接收天线I为便携瞄准式雷达干扰模拟器的输入端，发射天线2为便携瞄准式雷达干扰模拟器的输出端。接收天线1、上下变频器3和模数转换器4顺次串联；模数转换器4的数字中频信号输出端与FPGA可编程逻辑控制器7的数字中频信号输入端连接；FPGA可编程逻辑控制器7的波形数据输出端与数模转换器5的波形数据输入端连接；数模转换器5、上下变频器3和发射天线2顺次串联；FPGA可编程逻辑控制器7的频率控制输出端与上下变频器3的频率控制输入端连接；上下变频器3的基准时钟输出端分别与FPGA可编程逻辑控制器7的时钟输入端、模数转换器4的时钟输入端、数模转换器5的时钟输入端连接；FPGA可编程逻辑控制器7的串行数据输出端与移位寄存器9的串行数据输入端连接；移位寄存器9的并行输出端与LED数码管8的输入端连接；旋钮式数字开关10的输出端与FPGA可编程逻辑控制器7的输入端连接。
[0015]FPGA可编程逻辑控制器7中，信号处理模块11用于对模数转换器4转换的数字中频信号进行低通滤波和快速傅立叶变换；功率及带内频率测量模块12用于测量快速傅立叶变换后数字中频信号的最大功率及最大功率对应通频带内的频率；重复周期测量模块13用于测量数字中频信号的重复周期，并将结果发送给核心控制模块14 ;核心控制模块14用于获取数字旋钮式开关的量值，控制程控本地振荡器的频率，获取重复周期测量模块13的重复周期测量结果，获取功率及带内频率测量模块12的功率和频率测量结果，得到被干扰雷达的工作频率并将结果转换为串行信号输出给移位寄存器9，控制波形存储模块15和波形产生模块16输出干扰波形；波形存储模块15用于存储预先确定的干扰波形数据；波形产生模块16用于获取干扰波形数据，根据核心控制模块14的控制时序，将波形数据输出给数模转换器5。
[0016]便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线I和发射天线2对准被干扰雷达。FPGA可编程逻辑控制器7设置上下变频器3处于可控频率的最小值。接收天线I获取被干扰雷达的射频脉冲信号，通过上下变频器3变为中频脉冲信号。中频脉冲信号经过模数转换器4变为数字中频脉冲信号后，由FPGA可编程逻辑控制器7的信号处理模块11进行低通滤波以及快速傅立叶变换；同时由重复周期测量模块13测量数字中频脉冲信号的重复周期。信号处理模块11处理后的结果被送入功率及带内频率测量模块12，由功率及带内频率测量模块12测量信号处理模块11处理后结果的功率最大值以及对应的通频带频率，再将测量结果发送给核心控制模块14。核心控制模块14将功率最大值与固定门限进行比较，如果任意连续4ms获取的功率最大值均小于固定门限，则核心控制模块14控制上下变频器3向上跳至下一个频点，然后重复进行中频脉冲信号的功率测量，直到获取功率大于固定门限为止；如果功率最大值大于固定门限且两次获取功率最大值的间隔小于4ms，则核心控制模块14以重复周期测量模块13测得的结果为重复周期，循环地将波形数据从波形存储模块15中读出，通过波形产生模块16发送给数模转换器5，同时核心控制模块14确定被测雷达的工作频率并发送给移位寄存器9。波形数据依次通过数模转换器
5、上下变频器3、发射天线2后，定向辐射至被干扰雷达。
【权利要求】
1.一种便携瞄准式雷达干扰模拟器，包括:接收天线(I)、发射天线(2)、上下变频器(3)、模数转换器(4)和数模转换器(5)，其特征在于还包括:显示控制装置(6)和FPGA可编程逻辑控制器(7);所述的显示控制装置(6)包括:LED数码管(8)、移位寄存器(9)、旋钮式数字开关(IO)5FPGA可编程逻辑控制器(7)包括:信号处理模块(11)、功率及带内频率测量模块(12)、重复周期测量模块(13)、核心控制模块(14)、波形存储模块(15)、波形产生模块(16)； 接收天线(I)为便携瞄准式雷达干扰模拟器的输入端，发射天线(2)为便携瞄准式雷达干扰模拟器的输出端；接收天线(I)、上下变频器(3)和模数转换器(4)顺次串联；模数转换器(4)的数字中频信号输出端与FPGA可编程逻辑控制器(7)的数字中频信号输入端连接；FPGA可编程逻辑控制器(7)的波形数据输出端与数模转换器(5)的波形数据输入端连接；数模转换器(5)、上下变频器(3)和发射天线(2)顺次串联；FPGA可编程逻辑控制器(7)的频率控制输出端与上下变频器(3)的频率控制输入端连接；上下变频器(3)的基准时钟输出端分别与FPGA可编程逻辑控制器(7 )的时钟输入端、模数转换器(4 )的时钟输入端、数模转换器(5)的时钟输入端连接；FPGA可编程逻辑控制器(7)的串行数据输出端与移位寄存器(9)的串行数据输入端连接；移位寄存器(9)的并行输出端与LED数码管(8)的输入端连接；旋钮式数字开关(10)的输出端与FPGA可编程逻辑控制器(7)的输入端连接； FPGA可编程逻辑控制器(7 )中，信号处理模块(11)用于对模数转换器(4 )转换的数字中频信号进行低通滤波和快速傅立叶变换；功率及带内频率测量模块(12)用于测量快速傅立叶变换后数字中频信号的最大功率及最大功率对应通频带内的频率；重复周期测量模块(13)用于测量数字中频信号的重复周期，并将结果发送给核心控制模块(14);核心控制模块(14)用于获取数字旋钮式开关的量值，控制程控本地振荡器的频率，获取重复周期测量模块(13)的重复周期测量结果，获取功率及带内频率测量模块(12)的功率和频率测量结果，得到被干扰雷达的工作频率并将结果转换为串行信号输出给移位寄存器(9)，控制波形存储模块(15)和波形产生模块(16)输出干扰波形；波形存储模块(15)用于存储预先确定的干扰波形数据；波形产生模块(16)用于获取干扰波形数据，根据核心控制模块(14)的控制时序，将波形数据输出给数模转换器(5)； 便携瞄准式雷达干扰模拟器工作时安装在稳定平台上，接收天线(I)和发射天线(2)对准被干扰雷达；FPGA可编程逻辑控制器(7)设置上下变频器(3)处于可控频率的最小值；接收天线(I)获取被干扰雷达的射频脉冲信号，通过上下变频器(3)变为中频脉冲信号；中频脉冲信号经过模数转换器(4)变为数字中频脉冲信号后，由FPGA可编程逻辑控制器(7)的信号处理模块(11)进行低通滤波以及快速傅立叶变换；同时由重复周期测量模块(13)测量数字中频脉冲信号的重复周期；信号处理模块(11)处理后的结果被送入功率及带内频率测量模块(12)，由功率及带内频率测量模块(12)测量信号处理模块(11)处理后结果的功率最大值以及对应的通频带频率，再将测量结果发送给核心控制模块(14);核心控制模块(14)将功率最大值与固定门限进行比较，如果任意连续4ms获取的功率最大值均小于固定门限，则核心控制模块(14)控制上下变频器(3)向上跳至下一个频点，然后重复进行中频脉冲信号的功率测量，直到获取功率大于固定门限为止；如果功率最大值大于固定门限且两次获取功率最大值的间隔小于4ms，则核心控制模块(14)以重复周期测量模块(13)测得的结果为重复周期，循环地将波形数据从波形存储模块(15)中读出，通过波形产生模块(16)发送给数模转换器(5)，同时核心控制模块(14)确定被测雷达的工作频率并发送给移位寄存器(9 );波形数据依次通过数模转换器(5 )、上下变频器(3 )、发射天线(2 )后，定向辐射至被干扰雷达 。
【文档编号】G01S7/38GK103744063SQ201310748053
【公开日】2014年4月23日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】陈利彬, 潘国强, 李占国, 门涛 申请人:北京无线电测量研究所