一种基于fpga的船用雷达抗同频干扰信号处理方法
【专利摘要】本发明公开了一种基于FPGA的船用导航雷达抗同频干扰信号处理方法，对经过模数转换的视频回波信号进行三脉冲参差时序处理，同时叠加抗干扰变量，实现动态同步干扰异步化；然后对同步干扰异步化后的回波信号进行改进型三脉冲反异步处理；最后再对反异步处理后的回波信号进行滑窗积累。本发明相比现有技术具有以下优点：基于随机电路和模式修正，通过时序设计实现雷达发射周期的动态参差化；通过改进型三脉冲反异步相关，提高了小目标以及干扰单元中目标的检测能力；通过滑窗积累处理，进一步减少了同频干扰剩余，提高了检测信噪比。
【专利说明】-种基于FPGA的船用雷达抗同频干扰信号处理方法
【技术领域】
[0001] 本发明涉及船舶导航雷达领域，尤其涉及的是一种基于FPGA的船用雷达抗同频 干扰信号处理方法。
【背景技术】
[0002] 当前，船舶导航雷达功能已经远远超过最初的目标探测和测距，已广泛应用于航 海避碰和海上救援，以及完成船只进出港口的导航和结队保持队形等，对保障船舶航行安 全具有举足轻重的意义。不仅大型、远洋船舶必须安装，渔船、游艇等小型船舶也普遍安装 导航雷达。
[0003] 在近海，特别是在港口附近时，由于同时开机的船舶导航雷达频率相同或相近，会 出现严重的同频干扰现象，且数量越多、距离越近干扰就越严重。同频干扰会影响回波画 面、降低目标检测和跟踪性能等。对于船舶导航雷达而言，由于其磁控管的发射频率的不稳 定性以及使用环境的特殊性等，决定了常规的抗同频干扰方法失效或抑制效果有限。因此， 需要寻找新型的信号处理技术来改善复杂条件下抗同频干扰性能，并推动该技术在此领域 的广泛应用。
[0004] 现有技术中，将发射信号同步干扰异步化处理后，常规的相邻周期反异步基本原 理是，将当前周期距离单元上的回波和上一周期同一距离单元上的回波作比较，若相邻周 期回波基本相同则判为正常回波信号，否则判为异步干扰信号。如果采用三脉冲相关反异 步，则关联连续三个脉冲重复周期的回波作比较，进行正常回波与干扰的判别。这种简单的 反异步处理虽能取得一定的干扰抑制效果，但是存在如下问题：首先，多周期比较准则很难 建立，特别是船用导航雷达使用环境决定了目标脉间具有很大的起伏特性，对于低信噪比 小目标则更加难以处理；其次，当同频干扰数量很多时，参差量的选择不能完全保证干扰在 相邻多周期内有足够大的幅度差异，干扰会产生剩余；再次，如果目标与干扰在处理周期内 距离单元上重合，即目标淹没在干扰中时，因为干扰单元输出被禁止，则在剔除干扰的同时 也丢失了目标。
【发明内容】
[0005] 本发明的目的在于克服现有技术的不足，提供了一种基于FPGA (Field Programmable Gate Array)的船用雷达抗同频干扰信号处理方法，实现了同型雷达发射信 号的动态参差化，降低了干扰抑制处理对小目标信号以及干扰单元内目标信号的漏警概 率，减少了恶劣环境下的同频干扰剩余并提高了检测信噪比。
[0006] 本发明是通过以下技术方案实现的：一种基于FPGA的船用雷达抗同频干扰信号 处理方法，包括步骤如下：
[0007] 步骤一、对经过模数转换的视频回波信号进行三脉冲参差时序处理，同时叠加抗 干扰变量，实现动态同步干扰异步化。
[0008] 步骤二、然后基于同步干扰异步化后的相邻三周期回波信号，进行改进型三脉冲 反异步处理。
[0009] 步骤三、再对改进型三脉冲反异步处理后的回波信号进行滑窗积累处理。
[0010] 作为上述方案的进一步优化，经所述步骤一处理得到的雷达发射信号的表达式 为：
[0011]
【权利要求】
1. 一种基于FPGA的船用雷达抗同频干扰信号处理方法，其特征在于，包括步骤如下： 步骤一、对经过模数转换的视频回波信号进行三脉冲参差时序处理，同时叠加抗干扰 变量，实现动态同步干扰异步化； 步骤二、然后基于同步干扰异步化后的相邻三周期回波信号，进行改进型三脉冲反异 步处理； 步骤三、再对改进型三脉冲反异步处理后的回波信号进行滑窗积累处理。
2. 根据权利要求1所述的一种基于FPGA的船用雷达抗同频干扰信号处理方法，其特征 在于：经所述步骤一处理得到的雷达发射信号的表达式为：
式中，x(t)为固定载频单脉冲信号：
其中τ为发射 脉冲宽度，Κ为发射脉冲幅度，&为发射固定载频。η为整数且η彡0，i = ceil (n/3)，ceil 为向上取整，j = fix (n/3)，fix为向下取整，TH1) (t)、?；⑵（t)、TH3) (t)代表三脉冲参差重复 周期，ε为关联开机参数的随机变量。
3. 根据权利要求1所述的一种基于FPGA的船用雷达抗同频干扰信号处理方法，其特征 在于：经所述步骤二的改进型三脉冲反异步处理得到表达式为：
η彡2, rn(tm)为第η周期m距离单元的回波信号，对应当前的脉式中， 冲重复周期为 Tr(rem(n，3)+1)(tm)。= rnax(|rn(tm)-rn(tm-T r(rem(n，3)+1) (tm)) I，I rn (tm Tr(rem(n-i，3)+i) (tm))-rn(tm)|)，tmSrn距离单元对应的采样时刻。δ为设置的 幅度判别差异值，rem为求余运算，r n'（tm)为改进型三脉冲反异步处理后的回波信号。
4. 根据权利要求1所述的一种基于FPGA的船用雷达抗同频干扰信号处理方法，其特征 在于：经所述步骤三的滑窗积累处理后，m单元η周期的滑窗积累输出表达式为：
雷达每探测一次，m距离单元的新信号rn'（tm)进入积累器，而最先的信号rn_ N'（tm)离 开积累器，实时处理从第N个周期开始，即η彡N。
【文档编号】G01S7/36GK104049242SQ201410310034
【公开日】2014年9月17日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】闫冯军, 汪永军, 莫红飞, 朱德智, 曲成华 申请人:中国电子科技集团公司第三十八研究所