一种验证晶振起振可靠性的电路设计方案的制作方法
【专利摘要】本发明公开了一种验证晶振起振可靠性的电路设计方案。本方案在传统的晶振电路内部集成了一个数控的可变电阻，该电阻可通过数字开关灵活控制阻值大小，这样可以在对晶振起振做可靠性验证时通过改变电阻大小，得到晶振起振的临界条件，进而计算出晶振起振的安全因子。本方案大大减小了后期对晶振起振问题的测试成本与时间，减小了对PCB测试板的额外开销，更加准确的验证晶振起振的可靠性。
【专利说明】-种验证晶振起振可靠性的电路设计方案
【技术领域】
[0001] 本发明用于集成电路设计领域，具体涉及一种验证晶振起振可靠性的电路设计方 案。
【背景技术】
[0002] 石英晶体振荡器因其可W提供高精度高稳定性的时钟源而广泛的应用于航空、航 天、通信等领域，作为时钟源的核也部分，石英晶体振荡器能否安全可靠的起振将直接影响 到整个设备的正常工作。因此，在芯片完成封装之后，对晶振的测试是必不可少的工作，然 而，技术人员在对晶振电路进行测试验证时，往往只是单纯的验证了晶振是否正常起振，对 晶振起振的可靠性往往很少做深入研究，即便是业界通过外加电阻与晶体串联的方法，女口 图1所示，来计算安全因子也是存在一定的弊端：第一、晶振是一种对外界环境非常敏感的 器件，额外增加串联电阻等分立器件极易导致晶振不起振；第二、外加电阻器件会增加额外 的PCB板的开销，不利于节约成本；第H、该种验证方法耗时费力，不利于进行大规模的工 业生产中的可测性设计。
【发明内容】
[0003] 本发明是针对传统业界验证晶振起振可靠性的技术方案所存在的一些弊端，提出 了一种更加快速、准确的验证晶振起振可靠性的电路设计方案，本发明的主要特征在于： 所述的电路设计方案包括片内集成的反相放大器（INV1)、反馈电阻巧f)、导通开关 (S。)、可变电阻（Rs)、n为数控开关，W及外接的无源晶体狂TAL)、负载电容网络第一电容 (Cl)和第二电容（C2); 反相放大器（INVl)的输入端连接外接无源晶体狂TAL)的输出端狂TALI),同时连接 第一电容（Cl)的一端，第一电容（Cl)的另一端接地，反相放大器（INVl)的输入端还连 接到反馈电阻巧f)的一端，反相放大器（INVl)的输出端连接外接第二电容（C2)的一端 狂TALO)，第二电容（C2)的另一端接地，同时连接到反馈电阻巧f)的另一端，反相放大器 (INVl)还分别连接到导通开关（S。）的一端和可变电阻化S)的一端，导通开关（S。）的另一 端和可变电阻巧S)的另一端同时连接到外接晶体的输出端巧s_PAD)，n为数控开关中的第 一控制码化。）用来控制导通开关（S。）的导通与关断，n为数控开关中第二组控制码化1? K。）用来控制可变电阻巧S)的阻值大小，当晶振正常工作时导通开关（S。）导通，将可变电 阻巧S)短路，当需要验证晶振起振的可靠性时导通开关（S。）断开，通过改变第二组控制码 化1?K。）的值调节可变电阻巧S)大小，得到晶振起振的临界条件，进而计算出晶振起振的 安全因子。 本发明的主要特点在于： 1.将传统业界用来测量晶振安全因子的电阻器件集成到芯片内部，电阻的一端通过封 装引脚引出到片外，该样在测量晶振安全因子时可W最大程度的减少由寄生效应对晶振起 振带来的影响，保证了测试的准确性； 2. 集成电阻Rs由一些列的小电阻串联，并由数控开关可W灵活的控制电阻的大小，可 W快速得出测试结果，适用于大规模的工业测试； 3. 在非测试模式下，导通开关通过数控开关的控制可W将可变电阻短路，该样不会影 响到晶振正常工作时的状态；
【专利附图】
【附图说明】
[0004] 图1典型测量晶振起振安全因子的电路结构示意图； 图2本发明提出的用于验证晶振起振可靠性的电路设计方案； 图3晶体等效模型示意图
【具体实施方式】
[0005] W下结合附图，详细说明发明公开的一种验证晶振起振可靠性的电路设计方案的 实施过程。 在本发明的实施例中，如图2所示，石英晶体XTAL和第一电容CU第二电容C2均是位 于片外的分立元件构成了晶体振荡器的H点式选频网络，反向放大器INV1、偏置电阻Rf、 导通开关S。、可变电阻Rs W及数控开关集成在芯片内部，并通过H个输出引脚接到片外，分 别是第一引脚XTALI、第二引脚Rs_PAD和第H引脚XTAL0。第一电容Cl和第二电容C2的 一端分别接到引脚XTALI和XTALO上，电容的另一端均接地，石英晶体XTAL -端接到第一 引脚XTALI上，另一端则接到第二引脚Rs_PAD上。在片内，反向放大器INVl相当于一个负 阻，为维持整个芯片振荡提供能量，反相放大器INVl的输入端接第一引脚XTALI，反相放大 器INVl的输出端接第H引脚XTALO ;反馈电阻Rf为反向放大器INVl提供直流偏置电压， 分别接到反相放大器INVl的输入端和输出端；导通开关S。和可变电阻Rs的一端均接第二 引脚Rs_PAD，另一端均接第H引脚XTAL0,开关的导通与关断由数控开关KO进行控制，可变 电阻Rs的阻值大小由数控开关Kl?Kn进行控制，控制码的多少可W灵活选择。 当晶振工作在非测试模式，也就是晶振出于正常工作模式，导通开关S。处于导通状态， 可变电阻Rs被开关S。短路，此时，电路构成了一个最基本的皮尔斯结构的晶体振荡器，可 变电阻Rs不会对晶振的正常工作产生任何影响；当需要对晶振的起振可靠性进行测试时， 导通开关处于断开状态，此时，通过数控开关Kl?Kn逐渐增大可变电阻的阻值，当串联在 晶体上的电阻增大到大于反相器所能提供的负阻时，晶振将无法起振，假设第n次改变开 关控制码时晶振不起振，那么第n-1次改变数控开关时得到的可变电阻Rs的阻值，就是可 视晶振起振时可W获得的最大阻值，记为馬MAX。在计算晶振起振安全因子的过程中，可W 将晶体等效成如图3所示的模型，那么，晶体的等效电阻可W表示为，
【权利要求】
1. 一种验证晶振起振可靠性的电路设计方案，其特征在于，所述的电路设计方案包括 片内集成的反相放大器（INV1)、反馈电阻（Rf)、导通开关〇、可变电阻（Rs)、n为数控开 关，以及外接的无源晶体（XTAL)、负载电容网络第一电容（C1)和第二电容（C2); 反相放大器（INV1)的输入端连接外接无源晶体（XTAL)的输出端（XTALI)，同时连接 第一电容（C1)的一端，第一电容（C1)的另一端接地，反相放大器（INV1)的输入端还连 接到反馈电阻（Rf)的一端，反相放大器（INV1)的输出端连接外接第二电容（C2)的一端 (XTALO)，第二电容（C2)的另一端接地，同时连接到反馈电阻（Rf)的另一端，反相放大器 (INV1)还分别连接到导通开关（?)的一端和可变电阻（Rs)的一端，导通开关的另 一端和可变电阻（Rs)的另一端同时连接到外接晶体的输出端（Rs_PAD)，η为数控开关中 的第一控制码og用来控制导通开关（?的导通与关断，η为数控开关中第二组控制码 〇CK n)用来控制可变电阻（Rs)的阻值大小，当晶振正常工作时导通开关（SQ)导通，将可变 电阻（Rs)短路，当需要验证晶振起振的可靠性时导通开关（?断开，通过改变第二组控制 码（〇 n)的值调节可变电阻（Rs)大小，得到晶振起振的临界条件，进而计算出晶振起振的 安全因子。
【文档编号】G01R31/26GK104237763SQ201410455449
【公开日】2014年12月24日 申请日期:2014年9月9日 优先权日:2014年9月9日
【发明者】王志鹏 申请人:长沙景嘉微电子股份有限公司