一种基于fpga幅度偏置可调的波形发生电路及方法
【专利摘要】一种基于FPGA幅度偏置可调的波形发生电路及方法，广泛用于电子电路、自动控制和科学实验等领域。电路由FPGA、DAC、滤波电路、程控放大电路构成。方法包括确定波形数据宽度和波形数据范围。上位机根据设定的波形发生参数产生一个周期的波形数据和对应的控制字。上位机将波形数据传送给FPGA，FPGA将得到的波形数据存储到波形RAM中。FPGA根据得到的频率控制字和相位控制字利用DDS和波形存储RAM产生波形。DDS产生的波形经过幅度调节模块进行幅度控制。设定偏置，将幅度调整后的波形数字量经过加减法器，进行偏置调整。根据实际测试，确定由于频率效应引起的波形幅度的损失，确定波形幅度和频率的关系，从而据此关系控制程控放大进行波形幅度补偿，确保幅度的精确性。
【专利说明】-种基于FPGA幅度偏置可调的波形发生电路及方法
【技术领域】
[0001] 本发明涉及电子【技术领域】的信号产生技术，具体涉及一种基于FPGA幅度偏置可 调的波形发生电路及方法。
【背景技术】
[0002] 波形发生器是一种常用的信号源，广泛用于电子电路、自动控制和科学实验等领 域。随着现代电子技术的不断发展，波形发生器的应用也越来越广泛，并且要求也越来越 高。波形发生器正在向着高精度、高带宽、高稳定度、小型化、低功耗方向发展。高精度是指 波形频率、幅度、相位等的高精度。小型化则依赖于简化外部电路。目前的幅度和偏置可调 的波形发生方法依赖于硬件电路实现，这就使得外部电路复杂，调试难度大。
【发明内容】
[0003] 为了解决上述问题，本发明提供了一种基于FPGA幅度偏置可调的波形发生电路 及方法。
[0004] 本发明所采用的系统由上位机、FPGA、DAC、滤波电路、程控放大电路组成。FPGA通 过PCI-e总线与上位机相连。FPGA差分输出与DAC差分输入端相连，DAC输出端与滤波电 路的输入端相连，滤波电路的输出端与程控放大电路的输入端相连，程控放大电路的输出 结果即为所需波形。整个系统的工作流程描述如下：首先用户在上位机软件界面中设定波 形种类、波形参数（包括幅度、频率、相位、直流偏置等）等信息，然后上位机通过PCI-e总 线将波形数据和波形参数传送给FPGA。FPGA根据接收到的波形数据和波形参数产生相应 的数字信号送入DAC。DAC完成数模转换后将模拟波形信号送入滤波电路进行滤波。最后 通过程控放大电路进行幅度补偿即可完成整个波形信号产生。
[0005] 所述的基于FPGA幅度偏置可调的波形发生电路由FPGA、DAC、滤波电路、程控放大 电路构成。FPGA用于与上位机通信及波形数据的发生。波形数据送于DAC产生对应的波形 模拟量经过后级滤波电路滤除噪声。最终经由程控放大电路进行波形幅度放大及补偿，改 善频率效应引起的波形幅度的损失。所提供的设计方案在最后一级之前使用差分输出，抑 制共模噪声，提高电路的抗干扰能力。最后一级将差分信号转为单端信号作为整个系统的 输出。
[0006] 所述的基于FPGA幅度偏置可调的波形发生方法步骤如下：
[0007] 1.确定波形数据宽度。DAC的选择确定了波形数据宽度，如选择波形数据宽度为 N0
[0008] 2.确定波形数据范围。根据1设定的波形数据宽度为N，则最大存储波形数据范 围应为0-2N。
[0009] 设DAC的负载电阻为Rtl，上下接地电阻分别为RpR2，满偏电流为I，负载电阻上电 压为UPP，负载电阻上电流为IPP，则Upp =Rc^Ippt5现需要计算Ipp与Ip的关系。
[0010] 根据叠加定理：Ip+IN =I。
[0011] Ip单独作用，设向上电流为Ip1，向下电流为Ip2，则：
【权利要求】
1. 一种基于FPGA幅度偏置可调的波形发生电路，其特征在于：由FPGA、DAC、滤波电 路、程控放大电路构成；FPGA用于与上位机通信及波形数据的发生；波形数据送于DAC产生 对应的波形模拟量经过后级滤波电路滤除噪声；最终经由程控放大电路进行波形幅度放大 及补偿，改善频率效应引起的波形幅度的损失；在最后一级之前使用差分输出，抑制共模噪 声，提高电路的抗干扰能力；最后一级将差分信号转为单端信号作为整个系统的输出。
2. 应用权利要求1所述的一种基于FPGA幅度偏置可调的波形发生电路的方法，其特征 在于包括以下步骤： DDAC的选择确定了波形数据宽度，如选择波形数据宽度为N; 2)确定波形数据范围；根据1设定的波形数据宽度为N，则最大存储波形数据范围应 为 0-2N; 设DAC的负载电阻为Rtl，上下接地电阻分别为RpR2，满偏电流为I，负载电阻上电压为UPP，负载电阻上电流为IPP，则Upp =Rc^Ipp ;现需要计算Ipp与Ip的关系； 根据叠加定理：IP+IN =I; Ip单独作用，设向上电流为Ipi，向下电流为Ip2，则：
In单独作用
，设向上电流为Im，向下电流为IN2，则： 则差分后电流输出为：
设差分后电流输出为Iwt，则其电流峰峰值为Ipp :
由于没有负电压，在无直流输出时应满足直流等于输出电流的峰峰值；因此得到如下 等式：
由等式（1)、（2)得到如下结果：
由上述等式得到，在无直流偏置时输出电流范围
，而根据所选择的DAC芯 片，输出最大电流为I，且存储的波形为最大幅度的波形数据，故最终确定波形存储器存储 的波形数字量为
3) 上位机根据设定的波形发生参数产生一个周期的上述范围的波形数据和对应的控 制字，波形控制字包括频率控制字、相位控制字和幅度控制字； 4) 上位机通过PCI-e总线将一个周期的波形数据传送给FPGA，FPGA将得到的波形数 据存储到波形RAM中； 5. FPGA根据得到的频率控制字和相位控制字利用DDS和波形存储RAM产生波形； 6. DDS产生的波形经过幅度调节模块进行幅度控制；幅度调节模块主要包括乘法器和 除法器；DDS产生的波形数据首先经过乘法器进行幅度放大，然后经过除法器进行幅度衰 减；乘法系数和除法系数共同决定最终波形输出幅度； 7) 设定偏置，将幅度调整后的波形数字量经过加减法器，进行偏置调整； 8) 根据实际测试，确定由于频率效应引起的波形幅度的损失，确定波形幅度和频率的 关系，从而根据此关系控制程控放大进行波形幅度补偿，确保幅度的精确性。
【文档编号】G01R1/28GK104316737SQ201410557324
【公开日】2015年1月28日 申请日期:2014年10月20日 优先权日:2014年10月20日
【发明者】赛景波, 宿玲玲 申请人:北京工业大学