用于生成数字频率输出的振动流量计和方法与流程

本发明涉及用于生成数字串行频率输出的设备和方法，并且更具体地涉及用于生成示出科里奥利（Coriolis）流量计中的流率的数字串行频率输出的设备和方法。

背景技术：

在过去，纯机械设备从针对每次旋转激活一开关的基本旋转轮产生频率输出。这种类型的输出被建立并且现在在各种工业应用中广泛被需要。

频率输出（FO）是来自产生单线路的切换以产生频率的设备的数字输出。在流量测量工业中，频率通常与期望的变量（诸如质量流率）成比例。流量测量技术已经在科里奥利质量流量计中详细描述。

科里奥利质量流量计测量质量流和关于流过管道的材料的其他信息，如美国专利No.4,491,025和Re.31,450中所公开的。这些流量计通常包括流量计电子装置部分和流量计传感器部分。流量计传感器具有直的或弯曲结构的一个或多个流管（flow tube）。每个流管结构具有一组固有振动模式，固有振动模式可以具有简单的弯曲、扭转、径向或耦合类型。每个流管被驱动成按照这些固有振动模式之一以共振振荡。振动的、材料填充的系统的固有振动模式部分地由流管和流管内的材料的组合质量来限定。当没有材料流过科里奥利流量计传感器时，沿着流管的所有点以基本上相同的相位振荡。当材料流过流管时，科里奥利加速度使得沿流管的点具有不同的相位。流量计传感器的入口侧的相位滞后于驱动器，而流量计传感器的出口侧的相位超前驱动器。

科里奥利流量计传感器通常包括两个拾取器（pick-off），用于产生正弦信号，该正弦信号代表在沿着流管的不同点处的流管的运动。由流量计电子装置计算从拾取器接收的正弦信号的相位差。拾取信号之间的相位差与流过流量计传感器的材料的质量流率成比例。图1中示出了科里奥利流量计的示例。

流量计电子装置接收来自拾取器的拾取信号。流量计电子装置处理拾取信号以计算通过流量计传感器的材料的质量流率、密度或另一属性。

在具有许多复杂外围设备的集成电路上实现的微控制器通常用在所有流量计中。广泛可用的微控制器是通用的，并且因此成本低，并且不是专门为流量计设计的。图2中示出了微控制器的示例。

为了测量瞬时流率，低“抖动”是重要的。抖动被定义为任何给定脉冲的周期的精度。例如，如果奇数个脉冲是99.9Hz而偶数个脉冲是100.1Hz，则平均频率将是100Hz，但是输出将被称为具有0.1/100或0.1%的抖动。

为了测量总集成流量，高精度（在分辨率方面）是重要的。例如，给定1个脉冲等于1克的示例，如果产生998个脉冲，但是该设备测量到1000克，则该输出将被称为具有998/1000或0.2%的精度。

关于频率输出的其他方面，存在一类双频率输出（通常称为正交），其中对于正向流，一个频率输出超前另一个频率输出达90度相位，或对于负向流，滞后达90度相位。另一方面是非5​​0%占空比要求。频率输出必须在宽的范围内起作用，通常在0.001Hz和10000Hz之间起作用；但是有时需要更高和更低的频率。

如上所述，生成频率输出的一种方式是利用“通用”数字硬件计时器电路，其存在各种类型，并且通常可在微控制器上获得。在该方法中，硬件计时器（通常具有除以n和中断能力）被编程为在特定量的时间内输出特定频率。然而，该方法具有几个缺点。因为所得到的频率来自于除以n算法，所以即使在高频输入时钟的情况下也随之发生显著的抖动。例如，给定10MHz的输入时钟和9999Hz的期望输出，计时器必须在10000Hz（除以1000）和9990.01Hz（除以1001）之间交替。另外，因为硬件计时器的输出的相位对准与计时器计数器更新时间不一致，所以产生能够保持对输出脉冲数的精确跟踪的算法也是具有挑战性的。第三个缺点是，通用计时器最多为32位；在必需8个十进制的情况下提供大约五个十进制的范围。因此，必须引入不同的输入时钟和交叉阈值；并且随之而来的是不连续性，阈值下的抖动增加以及维持脉冲精度中的增加的复杂性。最后，根据“通用”计时器的个体特征，可能很难实现频率输出的“其他方面”，例如正交性、脉冲宽度等。

用于生成频率输出的不太常见的方式是通过使用“速率倍增器”。该硬件通常在微控制器中不可用，但是可以内置到ASIC（专用集成电路）、FPGA（现场可编程门阵列）或其他定制电路中。速率倍增器克服“通用”计时器方法的几个缺点，包括易于跨越所需范围（使得不引入交叉）并且易于保持脉冲精度（因为更新时间的相位对准总是与输出匹配）。此外，因为它是通过定制硬件来实现的，所以频率输出的“其他方面”（诸如正交性和脉冲宽度）是容易实现的。然而，速率倍增器需要外部硬件，并且在保持低抖动方面是次优的（并且是非确定性的）。

除了速率倍增器之外，用于产生频率输出的几种其他方式可以被构思并实现在定制硬件（例如，ASIC、FPGA等）上。然而，所有这些选项共享速率倍增器方案的相同的基本缺点，也就是将存在额外的部件、降低的可靠性和增加的成本。

最后，可以使用模拟电子装置产生频率输出。这在纯机械和数字电子装置之间的过渡时期是常见的偏好。示例性模拟电路是将电压转换成频率的压控振荡器。由于模拟性质，转换不是100%精确的（例如，1V可能预期被转换为1000Hz，但是由于模拟部件公差可能是999.9Hz或1000.1Hz）。在模拟电子装置中，虽然频率输出具有接近零的抖动，但是输出也具有差的脉冲计数精度。此外，虽然可以将数字反馈集成到模拟电子装置中以补偿脉冲计数精度，但是这引入了时延并降低绝对频率精度。

因此，现有技术中需要一种微控制器设备和方法来通过提供数字串行频率输出来克服上述问题，该微控制器设备和方法：计及给定输入时钟中的抖动、脉冲计数精度、绝对精度，具有实现包括正交性和脉冲宽度的“其他方面”的能力，并且不需要专门的外部硬件。

技术实现要素：

本发明克服了上述问题并且通过提供针对给定输入时钟的理论上最低的抖动、最高可能的脉冲计数精度、最高可能的绝对精度、容易可实现的“其他方面”（正交性、脉冲宽度等）来提高现有技术，并且不需要专门的外部硬件。

本发明的各方面

在本发明的一个方面中，一种在微控制器上生成频率输出的方法包括：初始化具有预定周期的输入时钟信号；基于所述预定周期计算参数；基于所计算的参数和预定流率-频率比率来计算期望频率；计算多个分数脉冲，其中，基于所述期望频率、所述输入时钟信号的预定周期和前一分数脉冲的值来计算所述多个分数脉冲中的每个分数脉冲，并且当所计算的分数脉冲大于或等于输出脉冲周期的一半时，通过切换输出状态来输出所述期望频率。

优选地，其中，如果所述前一分数脉冲是初始分数脉冲，则所述前一分数脉冲的值被设置为零。

优选地，其中，基于所述输入时钟信号的所述预定周期、所计算的参数和所述预定流率-频率比率来计算所述输出脉冲周期。

优选地，其中，所述流量计电子装置被配置为测量瞬时流率。

优选地，其中，所述流量计电子装置被配置为基于被切换的输出状态的数目和所述预定流率-频率比率来测量总集成流量。

优选地，其中所述参数包括流率。

在本发明的一个方面中，一种振动流量计（5）包括：流量计组件（10），包括一个或多个流管（103A，103B）以及第一和第二拾取传感器（105，105'）；驱动器（104），被配置为使所述一个或多个流管（103A，103B）振动；以及耦合到所述第一和第二拾取传感器（105，105'）并且耦合到所述驱动器（104）的流量计电子装置（20），其中所述流量计电子装置（20）通过被如下配置来生成频率输出：初始化具有预定周期的输入时钟信号；基于所述预定周期计算参数；基于所计算的参数和预定流率-频率比率来计算期望频率；计算多个分数脉冲，其中，基于所述期望频率、所述输入时钟信号的预定周期和前一分数脉冲的值来计算所述多个分数脉冲中的每个分数脉冲，并且当所计算的分数脉冲大于或等于输出脉冲周期的一半时，通过切换输出状态来输出所述期望频率。

优选地，其中，如果所述前一分数脉冲是初始分数脉冲，则所述前一分数脉冲的值被设置为零。

优选地，其中，基于所述输入时钟信号的所述预定周期、所计算的参数和所述预定流率-频率比率来计算所述输出脉冲周期。

优选地，其中所述流量计电子装置被配置为测量瞬时流率。

优选地，其中，所述流量计电子装置被配置为基于被切换的输出状态的数目和所述预定流率-频率比率来测量总集成流量。

优选地，其中所述参数包括流率。

附图说明

相同的附图标记在所有附图上表示相同的元件。附图不一定按比例。

图1图示了现有技术中的科里奥利流量计。

图2图示了现有技术中的微控制器的框图。

图3图示了根据本发明的实施例的示例性频率输出。

图4图示了根据本发明的实施例的流程图。

具体实施方式

图1-4和以下描述描绘了流量计电子装置的具体示例，用于教导本领域技术人员如何制造和使用本发明的最佳模式。为了教导发明原理的目的，流量计电子装置的一些常规方面已经被简化或省略。本领域技术人员将从落入本发明范围内的这些示例理解变体。本领域技术人员将理解，下面描述的特征可以以各种方式组合以形成本发明的多个变体。结果，本发明不限于下述具体示例，而是仅由权利要求及其等同物来限定。

图1图示了现有技术中的科里奥利流量计5。作为示例而非限制，明确地设想了本发明的实施例可以是振动导管传感器，包括科里奥利质量流量计和振动密度计。作为示例性实施例，科里奥利流量计5包括科里奥利流量计传感器组件10和流量计电子装置20。流量计电子装置20经由路径100连接到传感器组件10，以提供路径26上的质量流率、密度、体积流率、总质量流信息和其他信息。根据已知流量计设计（图1中未示出），路径26表示承载关于多个通信信道的信息的多个输出端口。

流量计传感器组件10包括一对凸缘101和101'、歧管102以及流管103A和103B。驱动器104和拾取传感器105和105'以及温度传感器107被连接到流管103A和103B。撑杆106和106'用于限定每个流管103A和103B振荡所围绕的轴线W和W'。

当流量计传感器组件10被插入到承载被测量材料的管道系统（图1中未示出）中时，材料通过凸缘101进入流量计传感器组件10，通过材料被引导进入流管103A和103B的歧管102，流过流管103A和103B，并返回到歧管102，材料从歧管102通过凸缘101'离开流量计传感器组件10。流管103A和103B被选择并适当地安装到歧管102，以具有基本上相同的质量分布、惯性矩和分别关于弯曲轴线W-W和W'-W'的弹性模量。流管103A、103B以基本上平行的方式从歧管102向外延伸。流管103A、103B由驱动器104关于他们相应的弯曲轴线W和W'在相反的方向上、以流量计的所谓的第一异相弯曲模式被驱动。驱动器104可以包括许多公知的布置中的任何一个，诸如安装到流管103A的磁体和安装到流管103B的相对线圈，并且交流电流通过所述线圈以使两个流管振动。适当的驱动信号由流量计电子装置20经由引线110被施加到驱动器104。

拾取传感器105和105'在流管的相对端上被固定到流管103A和103B中的至少一个，以测量流管的振荡。当流管103A、103B振动时，拾取传感器105、105'生成第一拾取信号和第二拾取信号。第一和第二拾取信号被施加到引线111和111'。

温度传感器107被固定到流管103A和103B中的至少一个。温度传感器107测量流管的温度，以便修改系统的温度平衡。路径112将温度信号从温度传感器107承载到流量计电子装置20。

流量计电子装置20接收分别出现在引线111和111'上的第一和第二拾取信号。流量计电子装置20处理第一和第二拾取信号以计算通过流量计传感器组件10的材料的质量流率、密度或其他属性。该计算的信息由流量计电子装置20通过路径26被施加到利用装置（图1中未示出）。在示例性实施例中，流量计电子装置20包括示例性微控制器（如图2中所示），以便生成频率输出。

图2图示了现有技术中的示例性微控制器的框图。在实施例中，示例性微控制器包括核心和各种外围设备。在实施例中，核心是发生计算的微控制器的一部分。在实施例中，外围设备可以包括用于系统、各种存储器、时钟、安全和完整性、模拟、计时器、通信接口和人机接口（HMI）（也称为人类机器接口（MMI））的各种部件。作为示例性微控制器的一部分，可以用于产生频率输出的外围设备包括：计时器/计数器、通用输入输出引脚（GPIO）以及各种串行流送接口，诸如UARTS、SPORTS、I2C、SPI和I2S。根据本发明的各方面，频率输出可以以物理方式出现在GPIO上或基于串行的通信接口（例如，I2C、i2S或SPI）中的一个上。

在图3中，示出了根据本发明的频率输出的示例性实施例。在操作中，在该示例中，通过已知方法周期性地以1Hz计算诸如流率之类的参数。因为T（秒）=1/f（Hz），所以可以使用已知的计算来确定各时间周期（T）=0-1，1-2和2-3秒期间的参数，诸如流率。

在计算期望的输出频率时，使用用户可选择的流率计算率（m）（如下面段落所述）。在图3的示例中，对于第一周期（T=0-1秒），用户将流率计算率（m）选择为100克/秒。每当流率被确定时，对应于该流率的期望频率也被确定，并且该频率将被输出，直至下一个周期流率确定。在第一周期的示例中，基于所计算的流率（m）和用户输入的预定流率-频率比率（x）或每速率频率来确定10Hz的期望频率。例如，为了在100克/秒的已知流率情况下获得10Hz的期望频率，用户输入的预定流率-频率比率（x）为0.1。

如图3中所示，对于第一周期，10Hz的期望频率导致输出10个完整脉冲，其中每个脉冲跳变表示切换的输出状态（例如，从高到低或从低到高）。

对于第二周期（T=1-2秒），例如使用已知的计算方法，将流率重新计算为8克/秒。在第二周期的示例中，基于8克/秒的所计算的流率（m）和0.1的用户输入的预定流率-频率比率（（x），也称为每速率频率），来确定0.8 Hz的期望频率。

如图3中所示，对于第二周期，由于用户需要以0.8Hz的频率计算的流率，所以输出“0.8”个完整脉冲。在该示例中，仅发生一个脉冲跳变（对应于切换的输出状态），并且一个完整脉冲仍然要被输出。因此，在T=2秒处，脉冲的分数部分被“留下”，并且必须在第三周期（T=2-3秒）中纳入考虑。在本发明的实施例中，通过分数脉冲周期（FP）来计及这种情况。如在以下段落中的算法和表中所述，可以基于期望频率（m*x）、初始化的输入时钟周期（p）和前一分数脉冲（FP）来计算分数脉冲周期（FP）（FP=FP+（m*x*p））。

在图3的其他细节中，在示例性实施例中，以20Hz设置初始化的输入时钟周期（p）。按照每秒20个实例，由流量计中的示例性微控制器运行以下算法，以确定并然后设置每个输入时钟周期（p）的期望输出状态。

基本算法通过以下计算来定义：

（输入）：当前流率=m （例如100g/s）

（常数）：每速率频率=x （例如10Hz=100g/s，x=0.1）

　　　　　输入时钟周期=p （例如20Hz，p=0.05S）

（状态变量）：当前输出状态

　　　　　　　分数脉冲

<对于每个输入时钟周期>

分数脉冲=分数脉冲+(m*x*p)

If (分数脉冲>= 0.5) {

　　分数脉冲=分数脉冲–0.5；

　　切换输出状态

}

下表是通过输入时钟周期示例示出当应用于图3时的算法的计算和输出的输入时钟周期。

作为分数脉冲（FP）的示例，在第二周期（T=1-2秒）中没有输出的0.8Hz的“剩余部分”在第三周期（T=2-3秒）中经由累加器中的“0.30”值来保持轨迹。“0.30”是在1.95秒处被留下的量，用作在（T=2-3秒）中的初始值。

而且，如上表和图3中所示，跳变之间的时间（其中输出状态保持低或高）是期望输出频率的周期。

通过利用期望的输出频率的周期，流量计可以测量瞬时流率。例如，对于示例性输出周期，使用等式：T（秒）=1/f（Hz）和每速率频率（x），瞬时流率可以通过以下等式确定：瞬时流率（g/s）=期望频率（Hz）/每速率频率（x）。

此外，还可以通过对被切换的输出状态的数目进行计数并且考虑每速率频率（x）来确定总集成流率。例如，在图3中，在第一周期（T=0-1秒）中，10个切换的输出状态乘以0.1的每速率频率（x）=100克/秒的总集成流量。

与其中10Hz表示100克/秒的图3的上述示例相反，在另一实施例中，例如100Hz可以表示100克/秒。在该新的示例中，每个完整脉冲现在将表示1克。因此，本发明不旨在限于每速率频率（x）的任何特定表征。

同样，本发明也不限于输入时钟周期（p）的频率的表征。作为示例并且如以上段落中所述，本发明提供了在给定输入时钟周期（p）中的抖动的精确表示。本发明可以利用以下等式来确定最大抖动的百分比：

最大抖动（%）=最大输出频率（Hz）/输入时钟频率（Hz）

使用上述等式，如果期望在抖动小于0.1%的情况下0至10kHz的频率输出，则将需要10MHz的输入时钟（p）。

在图4中，提供了根据本发明的实施例的流程图。在步骤401中，初始化输入时钟信号，输入时钟信号具有多个周期中的预定周期。接下来在步骤402中，确定是否已经度过输入时钟周期。这样做时，输入时钟被确立为预定的固定频率。例如，如果输入时钟为1MHz，则输入时钟的每个周期将为1uS。因此，输入时钟是设计的用户可选择部分，并且因此是预定的。在本发明的某些实施例中，输入时钟是流量计中最快的时钟。如果在操作中输入时钟不是最快的时钟，则可以使用各种方法来确定何时度过输入时钟，诸如轮询或软件中断。

如果输入时钟周期已经度过，则在步骤403中，确定是否已经度过了足够的时钟输入周期，使得可以计算新的流率。这与“用户可选择流率计算速率（m）”相关。例如，如果输入时钟是10,000Hz，并且用户想要以10Hz计算的流率，则将存在每个流率计算所度过的（10,000Hz/10Hz=100）100个输入时钟。

如果步骤403被确定为“是”，则在步骤404中，计算新的流率。通过计算新的流率，可以基于所计算的流率（m）和用户输入的预定流率-频率比率（x）来计算期望频率（m*x）。如果步骤403被确定为“否”，则在步骤405中，基于期望频率（m * x）、初始化的输入时钟周期和前一分数脉冲（FP）来计算分数脉冲周期（FP）；（FP=FP+（m*x*p））。然而，如果前一分数脉冲是初始分数脉冲，则前一分数脉冲可以被设置为零。

在步骤406中，确定分数脉冲周期是否大于或等于输出脉冲周期的一半或0.5，其中输出脉冲周期是关于频率（p=1/f）来确定的。这样，分数脉冲周期对应于输出周期已经度过的持续时间。如果分数脉冲不大于或等于0.5，则将得到的脉冲周期输入到步骤402。

如果步骤406中的分数脉冲大于或等于0.5，则在步骤407中，通过以下等式调整分数脉冲，FP=FP-0.5。分数脉冲现在表示剩余部分值，并且触发输出状态的切换。

在步骤408中，当分数脉冲周期大于或等于输出脉冲周期的一半时，现在通过切换输出状态来提供针对特定流率的期望频率。然后，当得到的分数脉冲被输入到步骤402时，操作循环继续。

在示例性实施例中，通常在微控制器上的串行输出硬件可以用于减轻处理负担。这种类型的硬件包括但不限于I2S、SPI、USARTS/ARTS、“SPORTS”以及甚至一些JTAG端口。此外，DMA也可以用于减轻处理负担。

为了包含各种类型的串行输出硬件（例如，SPI、DMA等），输出状态的“块”将被预先计算，并且然后被提供给所述硬件以按照“输入时钟速率”输出。这是有利的，因为它通过减少每个输出计算的开销来减少带宽要求。例如，在SPI情况下，8、16或32个输出状态的块可以被预先计算，并且然后由标准SPI硬件‘自动’输出。DMA可以用于将块大小进一步增加到任何期望的大小。

有利地，本发明可以容易地被增强以包含任何“其他方面”（正交性、脉冲宽度等）。

有利地，本发明可以在任何期望的频率输出范围上是完全可缩放的，期望的频率输出范围仅受限于被选择用于实现所述计算的特定数据类型的分辨率和输入时钟频率。在实施例中，标准数据类型包括整数（例如8、16、32或64位）或浮点（通常为IEEE534单精度或双精度）。

本描述描绘了教导本领域技术人员如何制造和使用本发明的最佳模式的具体示例。为了教导发明原理的目的，一些常规方面已被简化或省略。本领域技术人员将理解来自这些示例的落入本发明范围内的变体。

上述实施例的详细描述不是由发明人设想的在本发明的范围内的所有实施例的详尽描述。实际上，本领域技术人员将认识到，上述实施例的某些元素可以被不同地组合或消除以产生其他实施例，并且这样的其他实施例落入本发明的范围和教导内。对于本领域普通技术人员来说还将显而易见的是，上述实施例可以整体或部分地组合以在本发明的范围和教导内产生附加实施例。

因此，虽然本文中出于说明的目的描述了本发明的具体实施例和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内的各种等同修改是可能的。本文提供的教导可以被应用于除了上述和附图中所示的实施例之外的其他实施例。因此，本发明的范围由所附权利要求确定。