具有反馈测试功能的探针模块的制作方法

本发明与探针模块有关；特别是涉及一种具有反馈测试功能的探针模块。

背景技术：

用于检测电子产品的各精密电子元件间的电性连接是否确实的方法，是以一探针卡作为一检测装置与待测电子装置之间的测试信号与电源信号的传输介面。

而随着数码科技的进步，待测电子装置的运算速度与每秒的信号传输量亦日益增大，而使得检测装置的处理器所产生的测试信号的频率，并无法满足待测电子装置所需的高频测试信号的信号传输量需求。是以，为解决上述困扰，遂利用待测电子装置本身来产生所需的高频测试信号，再通过探针卡传送回待测电子装置进行检测，进而达到高频测试的目的。

然而众所皆知的是，当信号线路越长时，会使得高频信号传输时，信号路径上的阻抗值较大，进而造成线路损耗提升，使得高频的测试信号无法顺利通过，进而导致信号不易被待测电子装置所辨识，而容易有测试误判的情形产生。

技术实现要素：

有鉴于此，本发明的目的在于提供一种具有反馈测试功能的探针模块，可有效地减少高频信号传输时的信号路径长度，以提升测试的准确度与可靠度。

为了实现上述目的，本发明所提供的具有反馈测试功能的探针模块，设于一印刷电路板以及一待测电子装置之间；该探针模块包括有一第一走线、一第二走线、一第三走线、一第四走线、一第一探针以及一第二探针。该第一走线具有一第一弯折段，该第一走线的一端与该印刷电路板电性连接；该第二走线具有一第二弯折段，该第二走线的一端与该印刷电路板电性连接；该第三走线与该第一走线电性连接；该第四走线与该第二走线电性连接，且该第四走线与该第三走线彼此靠近但不接触，且该第四走线的部分部位位于该第三走线的垂直投影范围内；该第一探针一端与该第三走线电性连接，另一端供点接触该待测电子装置的受测部位；该第二探针一端与该第四走线电性连接，另一端供点接触该待测电子装置的受测部位。

藉此，通过上述设计，探针模块进行信号测试时，不论是低频测试或高频测试，都能获得良好的信号检测可靠度，且在传输高频信号时，更可有效地减少信号传输的路径长度。

附图说明

图1为第一实施例的探针模块的探针卡结构图；

图2为转接件第二面的俯视图，揭示第一走线、第二走线与第三电路布局的结构；

图3为图1的结构在直流或低频信号时的信号传输路径示意图；

图4为图1的结构在高频信号时的信号传输路径示意图；

图5为第二实施例的探针模块的探针卡结构图；

图6为第三实施例的探针模块的探针卡结构图；

图7为第四实施例的探针模块的探针卡结构图；

图8为第五实施例的探针模块的探针卡结构图；

图9为第六实施例的探针模块的探针卡结构图；

图10为第七实施例的探针模块的探针卡结构图；

图11为第八实施例的探针模块的探针卡结构图；

图12为另一实施例的第一走线、第二走线、第三走线以及第四走线的立体图；

图13为第一走线、第二走线以及第三电路布局的等效模型图，揭露另外并联有两匹配线路。

【附图标记说明】

1 检测装置 1a检测端子

2 待测电子装置

10印刷电路板

12、14信号线路

20转接件

20a第一面 20b第二面 20c第三面

22连接线路 22a接点

24连接线路 24a接点

25、26线路

30针座

42第一探针 42a接点

44第二探针 44a接点

50第一走线 50a第一弯折段

60第二走线 60a第二弯折段

70第三电路布局

72第三走线 74第四走线

80转接件 80a第一面

81转接件 81a第三面 81b第四面

90转接件

90a第一面 90b第二面 90c第三面

91转接件

91a第一面 91b第二面 91c第三面

92转接件 92a第一面

93转接件 93a第二面

94转接件

52第一走线

52a、52b端 52c第一弯折段

62第二走线

62a、62b端 62c第二弯折段

76第三走线 762导接件

78第四走线 782导接件

101、102线路

P垂直投影

具体实施方式

为能更清楚地说明本发明，现举优选实施例并配合附图详细说明如后。请参见图1所示，本发明第一优选实施例的探针卡设置于一检测装置1以及一待测电子装置2之间，且包含有一印刷电路板10以及一探针模块。该印刷电路板10中布设有数条信号线路，且该信号线路的一端用于与该检测装置1的检测端子1a连接，另一端则在该印刷电路板10的底面分别形成接点，其中，为便于说明，现以两条信号线路12、14为主。而该探针模块则包含有一转接件20、一针座30、一第一探针42、一第二探针44、一第一走线50、一第二走线60以及一第三电路布局70。其中：

该转接件20具有一面对该印刷电路板10的第一面20a、一面对该待测电子装置2的第二面20b以及一介于该第一面20a与该第二面20b的第三面20c。其中，该转接件20在本实施例中为一多层陶瓷板，其埋设有数条连接线路，而为便于说明，现以两条连接线路22、24为主。各该连接线路22、24的一端分别与该印刷电路板10的各该信号线路12、14连接，各该连接线路22、24的另一端则在该转接件20的第二面20b附近处形成有接点22a、24a(参照图2)。

该针座30为一空心壳体，且设于该待测电子装置2的上方，用以供该第一探针42与该第二探针44设置，以此达到固定该探针42、44的间距的效果。而该第一、第二探针42，44的顶端与底端则分别外露于该针座30之外，且该第一探针42的顶端连接该转接件20第二面20b的接点42a，而电性连接该连接线路22一端；该第二探针44的顶端连接该转接件20第二面20b的接点44a，而电性连接该连接线路24。且各该探针42，44的底端用以点接触该待测电子装置2的受测部位。

该第一走线50与该第二走线60皆设置于该转接件20的第二面20b上，而在本实施例中，该第一走线50以及该第二走线60以铜片印制在转接件20的表面而形成，而在其他实施例中，当然也可由其他方式，如转印、压印或薄膜工艺方式而形成。请参照图2所示，该第一走线50的一端连接至该接点22a，以与该连接线路22以及该印刷电路板10上的信号线路12电性连接，该第一走线50具有一第一弯折段50a，呈连续弯折的弓字形态。该第二走线60的一端连接至该接点24a，以与该连接线路24以及该印刷电路板10上的信号线路14电性连接，该第二走线60具有一第二弯折段60a，该第二弯折段60a同样呈连续弯折的弓字形态。

该第三电路布局70设置于该转接件20的第二面20b上，其包含有一第三走线72以及一第四走线74。该第三走线72与该第四走线74是以铜片印制在转接件20的表面而形成，而在其他实施例中，亦可由其他方式，如转印、压印或薄膜工艺方式而形成。该第三走线72呈薄片状，一端通过线路25而与该第一走线50的另一端电性连接，以及与该接点42a、该第一探针42电性连接。该第四走线74呈薄片状，一端通过线路26而与该第二走线60的另一端电性连接，以及与该接点44a、该第二探针44电性连接；其中，该第四走线74与第三走线72彼此靠近但不接触，且该第四走线74的部分部位位于该第三走线72的垂直投影P范围内。

值得一提的是，在其他应用上，该第三走线72以及该第四走线74亦可不需通过线路25、26才与第一走线50以及第二走线60连接，而可分别直接与该第一走线50的另一端电性连接、与该第二走线60的另一端电性连接。藉此，可减少信号在传递经线路时的损耗。

由此，当该检测装置1的检测端子1a输出直流或低频测试信号时，该第一走线50与该第二走线60对信号呈短路或低阻值的状态，信号可直接通过；而该第三走线72与该第四走线74所共同构成的第三电路布局70对信号呈断路或高阻抗的状态。因此，信号传输路径如图3所示，测试信号由检测装置1的检测端子1a经过该印刷电路板10的信号线路12、该转接件20的连接线路22、该第一走线50至第一探针42，流经该待测电子装置2再回流经过第二探针44、第二走线60、连接线路24以及印刷电路板10的信号线路14回到该检测装置1的检测端子1a，使测试信号的路径形成回路而达到检测的目的。

另外，当该待测电子装置2欲进行自我检测而输出高频的测试信号时，由于该第一走线50与该第二走线60呈连续弯折弓字形态的设计，因此，对于高频信号来说，第一走线50与第二走线60会呈现断路或高阻抗的状态。而由于该第三电路布局70中的第三走线72与第四走线74彼此非常靠近但不接触，且该第四走线74的部分部位位于该第三走线72的垂直投影P范围内，因此，在高频时，该第三走线72与该第四走线74会产生类似电容的特性，对于高频信号来说，该第三电路布局70呈短路或是低阻抗的状态。是以，信号传输路径如图4所示，当测试信号由待测电子装置2输出后，经过第一探针42以及第三电路布局70后，再由第二探针44回流至该待测电子装置2，而使得测试信号可通过极短的路径形成测试回路，进而达到自我检测的目的。

是以，通过以上第一实施例的设计，利用第一走线50、第二走线60以及第三电路布局70(第三走线72与第四走线74)的走线设计，不论进行低频测试或是高频测试，都能自动地切换适当的信号传输路径，以降低测试的反馈路径，藉以达到良好的信号检测效果。

此外，本发明除了第一实施例中走线的设计方式以外，更包含有以下的电路布局的设计。

请参阅图5所示，在一第二实施例中，与第一实施例不同之处在于，其第一走线50以及第二走线60设置于转接件80靠近该印刷电路板10的第一面80a上，而在分别以相对应的信号线路与检测装置的检测端子电性连接，以相对性的连接线路与第三电路布局70以及第一、第二探针电性连接。

此外，第一走线50与第二走线60除了设置于转接件靠近印刷电路板的第一面之外，请参阅图6所示，在一第三实施例中，第一走线50与第二走线60亦可分别设置在该转接件81介于第一面与第二面之间的第三面81a上，以及与第三面81a相背对的第四面81b上，再通过相应的信号线路与连接线路与检测装置以及第一、第二探针电性连接。除此之外，该第一走线与该第二走线亦可设置于同侧表面，在此不再赘述。

另外，请参阅图7所示，为本发明的第四实施例，其与前述实施例不同之处在于，其第三电路布局70设置于转接件90介于第一面90a以及第二面90b的间的第三面90c上，而其第一走线50以及第二走线60则与该第三电路布局70同设于该第三面90c上，而再通过相应的信号线路与连接线路，与检测装置以及第一、第二探针电性连接。而在其他实施例中，第一走线50与第二走线60中的至少之一亦可设置在位于该第三面90c相对面的另一第四面上，而不以此为限。

另外，请参阅图8所示，为本发明的第五实施例，其与第四实施例不同之处在于，其第一走线50设置于转接件91靠近印刷电路板10的第一面上，而第二走线60设置于转接件91靠近待测电子装置的第二面91b上，第三电路布局70则是设置于转接件91的第三面91c上。而再通过相应的信号线路与连接线路，与检测装置以及第一、第二探针电性连接。此外，第五实施例中的第一走线50与第二走线60除了分别设置于上第二面之外，亦可一同设置于第一面或第二面上，而不以此为限。

请参阅图9所示，为本发明的第六实施例，与前述实施例不同之处在于，其第一走线50、第二走线60以及第三电路布局70皆设置于转接件92靠近该印刷电路板10的第一面92a上，而再通过相应的信号线路与连接线路，与检测装置以及第一、第二探针电性连接。

请参阅图10所示，为本发明的第七实施例，与第六实施例不同之处在于，其第一走线50与第二走线60设置于转接件93靠近该待测电子装置的第二面93a上，而再通过相应的信号线路与连接线路，与检测装置、第三电路布局70以及第一、第二探针电性连接。

请参阅图11所示，为本发明的第八实施例，与前述实施例不同之处在于，第一走线50以及第二走线60形成于该转接件94内，且第一走线50的第一延伸段以及第二走线60的第二延伸段，分别由转接件94内部分层的走线连接形成的立体形式的电路布局架构。另外，在此架构底下，第三电路布局70中的第三走线与第四走线可设置于同一层上或不同层上，而不以此为限。

值得一提的是，以上实施例中第一至第四走线的结构设计，亦可改用如图12所示的结构，其中，第一走线52的一端52a与转接件的一连接线路连接，另一端52b与第三走线76连接；第二走线62的一端62a与转接件的一连接线路连接，另一端62b与第四走线78连接；其中，第一走线52具有一第一弯折段52c，而第二走线62c具有一第二弯折段62c。该第三走线76以及该第四走线78的另一端则分别通过一导接件762、782而可分别与第一探针和第二探针连接。

再值得一提的是，请参阅图13所示的等效模型图，在第三电路布局70分别与第一探针42、第二探针44的线路101、102上，更可分别并联一匹配线路201、202，以降低第三电路布局70至第一探针42、第二探针44之间的线路阻抗，进而提升传输信号的效能。在此，在理想情况下，当待测电子装置欲自我检测而输出高频信号时，有并联各该匹配线路201、202的线路阻抗值可降低至一半，换言之，信号的衰减可减少，进而获得更准确的测试结果。

除此之外，第一走线、第二走线以及第三电路布局除了皆设置于一转接件上之外，在另一实施例中的探针模块更可包含有一载板，设置于转接件与待测电子装置之间，而该转接件具有该第一走线以及该第二走线，该载板具有该第三电路布局(即，具有第三走线以及第四走线)。其中，该第一走线与该第二走线可设置于该转接件的任意表面上，甚至是转接件内的中间图案层上；该第三走线与该第四走线则可设置于该载板的任意表面上，甚至是载板内。而作为优选，该第一走线以及该第二走线可设置于该转接件面对该载板的表面上；该第三走线以及该第四走线设置于该载板面对该转接件的表面上。

另外，在上述实施例的基础架构下，在另一实施例中的探针模块，更可包含有一柔性电路板，设置于该针架与该转接件之间，而第一走线与第二走线设置于该转接件上，该第三走线与该第四走线则设置于该柔性电路板上，且该柔性电路板连接于该第一探针以及该第二探针之间，以使该第三走线与该第一探针连接，以及使该第四走线与该第二探针连接。

以上所述仅为本发明优选可行实施例而已，本发明的转接件除了以多层陶瓷板的形式实现之外，亦可由柔性电路板甚至是薄膜电路来实现；本发明的技术理念除适用于上述各实施例的垂直式探针的架构，亦可应用于微机电探针、悬臂式探针或其它型态的探针。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。