本发明属于电子对抗情报侦察技术领域，特别是一种可在频谱混叠情况下检测信号并进行测频形成脉冲字的系统。
背景技术：
近年来，随着作战理论的不断发展和作战形式的不断变化，情报侦察面临的环境越来越复杂，迅速发展的先进干扰和抗干扰通信技术也对情报侦察提出了越来越高的要求。为了应对面临的挑战，改变情报侦察系统不能一直是电子对抗领域内的研究热点。作为情报侦察系统的核心，情报侦察接收机的功能是完成对无线电通信信号进行搜索、截获、测量、分析、识别、监视，以及对辐射源进行测向和定位，以便获得信号的技术参数、辐射源位置、相关信息和情报。随着情报侦察技术的发展，基于软件无线电技术的侦察接收机成为情报侦察接收机发展的必然趋势。
当前的情报侦察接收机一般采用fpga或dsp完成相关侦察算法，fpga速度快，成本高，灵活性较差。dsp速度较快，灵活性较好。情报侦察接收机属于被动接收雷达，环境中大部分时间并没有目标，若使用fpga实现时时侦察，成本会很高，大部分时间计算的侦察结果并没有意义。若使用dsp实现相关算法，dsp实时性较差。不论使用fpga还是dsp实现相关算法，频谱都不可以发生混叠。
技术实现要素：
本发明的目的是为了克服现有方法频谱不允许混叠，对硬件条件要求过高的不足，提出一种能在频谱混叠情况下仍然可以检测未知信号的检测系统，该系统将fpga的速度快与dsp的灵活性结合起来，进一步提高情报侦察接收机的侦察性能，降低成本，能够满足我军对信息进行准确截获和侦察的需求。
为了解决上述技术问题，本发明提供一种频谱混叠的未知信号检测系统，包括ad采样模块、抽取模块、fft模块、通道选择模块、自相关检测模块、ddr3存储模块、srio通信模块、dsp精测频模块组成；其中ad采样模块、抽取模块、fft模块、通道选择模块、自相关检测模块在fpga中实现。
进一步，ad采样模块对模拟信号进行采样，获得原始采样信号；fft模块将抽取后的时域信号做fft处理，将时域信号变换到为频域信号；通道选择模块将不同频率的频域信号选择出来发送给各频率对应的自相关检测模块；自相关检测模块将fft模块输出的信号进行复乘积分累，将积分结果与给定的双门限值比较，若大于高门限，则断定为有目标；若低于低门限，则判定为无目标；若在高门限与低门限之间，则保持目标状态不变；当断定为有目标时，将对应的原始采样信号存入ddr3存储模块；dsp精测频模块通过srio通信模块读取ddr3存储模块中的原始采样信号并进行精测频，形成脉冲字
本发明与现有技术相比，其显著优点在于，检测信号速率无需满足奈奎斯特定理或带通采样定理，在频谱发生混叠的条件下仍可检测到信号；即可满足对检测信号功能的需求，又可在fpga高速实现，并可以大量减少fpga逻辑资源，成本大大降低，具有易实现及灵活度高等优点。
附图说明
图1为本发明频谱混叠的未知信号检测系统结构示意。
图2为原信号频谱图。
图3为带通采样后频谱图。
图4为抽取频谱图。
图5为自相关流程图。
图6为存储模块工作流程图。
图7为srio接口模块示意图。
具体实施方式
容易理解，依据本发明的技术方案，在不变更本发明的实质精神的情况下，本领域的一般技术人员可以想象出本发明频谱混叠的未知信号检测系统的多种实施方式。因此，以下具体实施方式和附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限制或限定。
结合附图，本发明所述频谱混叠的未知信号检测系统，在于实现频谱混叠条件下对未知信号的检测功能。该系统由ad采样模块、抽取模块、fft模块、通道选择模块、自相关检测模块、ddr3存储模块、srio通信模块、dsp精测频模块组成；其中ad采样模块、抽取模块、fft模块、通道选择模块、自相关检测模块在fpga中实现；
ad采样模块对模拟信号进行采样，获得原始采样信号。因ad采样满足奈奎斯特定理或带通采样定理，故ad采样率较高(例如fs＝400mhz)，fpga无法达到如此高的工作频率。为在fpga上实现相应算法，本发明使用抽取模块对原始采样信号进行抽取降速，例如降为200mhz。此时，抽取后的信号已不满足奈奎斯特定理或带通采样定理，频谱已混叠。
fft模块将抽取后的时域信号做fft处理，将时域信号变换到为频域信号；
通道选择模块将不同频率的频域信号选择出来发送给各频率对应的自相关检测模块；
自相关检测模块对频域信号进行自相关检测，即将fft模块输出的信号进行复乘积分累，将积分结果与给定的双门限值比较，若大于高门限，则断定为有目标；若低于低门限，则判定为无目标；若在两者之间，则保持目标状态不变。当定为有目标时，将对应的原始采样信号、信号到达时间等信息存入ddr3，等待dsp读取。
dsp精测频模块通过srio通信模块读取ddr3模块中的原始采样信号，对有目标的原始采样信号进行精测频，形成脉冲字，供后续信号分选模块处理。
dsp读取的原始信号认为是有目标的信号，fpga中的处理相当于将目标先过滤了一遍，把无目标的信号踢除，将有目标的信号保留。
图2为原始带限信号频谱图。图3为满足带能采样定理采样后的频谱图。信号经过带通采样后，采样频率仍较高，fpga无法处理如此高速的数字信号，需要对采样信号进行抽取降速，若采用两倍抽取，得到的频谱图如图4所示。由图可知，此时的频谱已混叠，而本系统仍可对其进行检测。抽取后的信号速率已能在fpga上处理，采用fft算法进行频谱分析。经fft模块后，对各个通道数据进行自相关运算，自相关检测模块流程图如图5所示。自相关检测模块中，信号先与前一个时刻的数据进行复乘，然后分别对实部和虚部进行积分累加。积分累加的结果与给定的双门限比较，若大于高门限，则断定为有目标；若低于低门限，则判定为无目标；若在两者之间，则目标检测状态保持不变。
当检测到目标时，将ad采样的原始采样数据与fft频谱分析后得到的相关信息存入ddr3存储模块，等待dsp通过srio读取。ddr3的工作流程图如图6所示。
dsp精测频模块通过srio模块读取ddr3内数据，对读取的原始数据时行精测频，并根据自相关检测模块得到的相关信息给出脉冲字，供后续数据分析。