1.一种基于数字零中频的扫频仪，包括扫频源、模拟乘法器、模拟低通滤波器、数模转换器ADC和数字信号处理模块，其特征在于：
扫频源有三路输出，第一路与待测网络一端相连，第二路分别与两个模拟乘法器相连，第三路只与第二模拟乘法器相连，待测网络另一端与第一模拟乘法器相连；两路模拟乘法器输出端口分别与两个模拟滤波器输入端口相连；两路模拟滤波器输出端口分别与两路数模转换器输入端口相连，两路数模转换器输出端口连接到数字信号处理模块的不同端口；
所述数字信号处理模块包括数控振荡器NCO、数字乘法器、数字低通滤波器、求模运算模块和反正切运算模块；数字信号处理模块实现对两路数模转换器输出信号的数字零中频正交化、相位差和幅度比值的运算，并将结果输出。
2.一种基于数字零中频的扫频仪，其特征在于：所述数字信号处理器为FPGA。
3.如权利要求1所述基于数字零中频的扫频仪，其工作流程如下：
首先，扫频源产生两路扫频信号，一路信号作为待测双端口网络的激励信号，另外一路信号为始终比激励信号频率高1KHz的激励参考信号；
然后，激励参考信号分别与激励信号和通过待测网络后的信号即待测信号相乘，再分别通过模拟低通滤波器滤出差频分量，留下1KHz的低频信号；1KHz的两路低频信号经数模转换器ADC采样后，将数字信号送入数字信号处理器；
最后，经采样后的两路信号分别与数控振荡器产生的1KHz正交信号相乘，对于每一路相乘的结果都通过数字低通滤波器，滤出差频分量；将数字滤波器的输出结果送入平方根运算模块分别算出每一路信号的幅度值，将第一路的幅度值与第二路的幅度值相除，就得到通过待测网络后的信号幅度增益；将数字滤波器的输出结果送入基于CIRDIC算法的测相模块分别算出每一路信号的相位值，将第二路的相位值与第一路的相位值相减，就得到待测信号与激励信号的相位差。