TOF距离传感器的制作方法

本发明涉及一种tof距离传感器，具有像素区。

背景技术：

由现有技术已知了tof(飞行时间)距离传感器，其探测发出到物体上的且由该物体反射的、经调制的光的相移并由此推导出到物体的距离。

技术实现要素：

本发明的目的是，提供一种改进的距离传感器。

该目的——从开头所述类型的距离传感器出发——通过根据权利要求1的距离传感器实现。有利的设计方案在另外的从属权利要求中给出。

根据本发明的距离传感器是一种tof距离传感器，用于检测到物体的距离，通过接收由物体反射的辐射，该辐射来自利用调制频率调制的发射源。其具有像素矩阵，用于记录像素图像。该像素矩阵由解调像素组成，该解调像素用于在背面接收辐射。解调像素具有转换区域，用于从接收到的辐射产生载流子，以及分隔器件，用于根据调制频率分隔载流子，以及屏障，用于关于载流子将转换区域与分隔器件隔离，以及屏障孔，用于使载流子从转换区域通过进入分隔器件中。优选地，tof距离传感器可以这样设计，即每至少两个解调像素形成公共的屏障孔。

公共的屏障孔可以形成以下优点，即解调像素的灵敏性提高并且距离传感器更高效。公共的屏障孔也可以具有以下优点，即像素尺寸可以设计得更小。像素矩阵可以形成以下优点，产生图像、特别是3d图像。

用于在背面接收辐射的解调像素的设计方案表明，辐射射入转换区域中的过程在背对分隔器件和评估区域的一侧进行。优选地，转换区域由薄的、例如50um厚的半导体层形成，该半导体层在其正面上形成例如ccd技术的分隔器件。

优选地，公共的屏障孔形成封闭的周部。

优选地，解调像素分别具有电子的评估区域，其中，每至少两个解调像素形成空间上公共的评估区域。

这可以形成以下优点，即公共的评估区域的部分可以被共同使用并且因此减少评估区域的部分。

优选地，每四个解调像素形成公共的屏障孔。优选地，每四个解调像素形成空间上公共的评估区域。优选地，屏障孔和评估区域形成棋盘图案。优选地，像素矩阵基本上分别关于公共的屏障孔点对称。优选地，像素矩阵基本上分别关于公共的评估区域点对称。

这可以形成以下优点，即在解调像素下方的区域中的那些载流子到达恰好该解调像素的分隔器件。这可以形成以下优点，即载流子关于单独的解调像素保持其位置信息。这可以提高像素矩阵的分辨率。

优选地，转换区域具有掺杂的基底。优选地，转换区域具有透明的背面电极。优选地，基底是半导体基底。优选地，基底被弱n-型掺杂。

这可以形成以下优点，即转换区域可以贫化，从而在其中可以通过辐射形成光电效应。

优选地，分隔器件具有漂移栅/门，其位于基底的顶侧上，用于将载流子从转换区域吸引到分隔区域中。优选地，漂移栅也可以由多个漂移栅形成，其特别是朝向调制栅具有越来越强的电势/电位以吸引载流子。优选地，漂移栅可以这样设计，即两个调制栅可以布置在相对的位置。在必要时漂移栅可以通过该一个或多个调制栅形成，例如当该一个或多个调制栅被加载类似于漂移栅的额外的、恒定的电势时。

优选地，分隔器件具有至少一个、特别是两个调制栅，其位于基底的顶侧上、特别是位于漂移栅的相对位置，用于相应于调制频率交替地将载流子从漂移栅向调制栅引导。

优选地，分隔器件具有至少一个、特别是两个存储栅，其位于基底的顶侧上，分别配属于一调制栅或该调制栅，用于收集向配属的调制栅引导的载流子。

优选地，分隔器件具有至少一个、特别是两个传输栅，其位于基底的顶侧上，分别配属于一存储栅或该存储栅，用于将在存储栅上收集的载流子间歇地转送到浮动扩散区。

优选地，分隔器件具有至少一个、特别是两个浮动扩散区，其位于基底的顶侧中，特别是作为n+型掺杂阱，分别配属于一传输栅或该传输栅，用于接纳由传输栅转送的载流子以及用于将该载流子作为电压馈送到评估区域中。

优选地，通过不导电层将所述栅和基底分隔。优选地，解调像素在屏障与栅、特别是在屏障与调制栅、存储栅和传输栅之间形成可通过栅控制的、用于载流子的传导通道。优选地，栅按照ccd类型控制传导通道中的载流子。传导通道能实现便利的背面照明，这提高了解调像素的效率。

优选地，分隔器件具有漂移栅，用于将载流子从转换区域吸引到分隔区域中，其中，形成公共的屏障孔的解调像素分别形成至少一个公共的漂移栅。优选地，公共的漂移栅以基本上相同的范围遮盖公共的屏障孔的区域。优选地，公共的漂移栅由配属于单独的像素的单独配属漂移栅补充。优选地，调制栅配属于单独配属的漂移栅。优选地，公共的漂移栅由多个公共的漂移栅组成。

这可以形成以下优点，即tof距离传感器更高效。

优选地，屏障具有基底中的埋入层。优选地，埋入层是p+掺杂的psub(p衬底)层。

这可以形成以下优点，即产生的电极由层可靠地锁住。

优选地，屏障孔形成封闭的凹槽。

这可以形成以下优点，即像素尺寸可以设计成特别小。

结型fet(场效应管)效应可能导致：屏障孔关于基底厚度不能设计成任意小。通过组合成公共的屏障孔，对于给定的最小开口，与单独的屏障孔的情况相比，像素尺寸可以设计得更小。

优选地，评估区域具有至少源极跟随器、重置开关和选择晶体管。

本发明的其它特征在附图中给出。

分别提出的优点也可以对于特征组合在其未提到的相互关系中实现。

附图说明

在附图中示出本发明的实施例并在下面详细描述。各个附图中相同的附图标记在此标注彼此相对应的元件。其中:

图1示出tof距离传感器系统连同物体

图2在示意性侧面剖视图中示出解调像素

图3在俯视图中示出解调像素

图4示出具有公共的屏障孔的四个解调像素

图5示出由6x6解调像素组成的像素矩阵。

具体实施方式

图1示出tof距离传感器系统10以及物体22。

物体22与tof距离传感器系统10隔开。发射源20例如是led或多个led的排列布置。发射源由电子装置13操控，其利用调制频率以强度调制的方式操纵发射源。发射源例如发出单色光21，该单色光在物体上被漫反射并作为反射的辐射23投射到tof距离传感器40上。接收到的辐射在tof距离传感器中产生感应的光电子的值曲线，进而产生用于接收到的辐射的信号曲线。

电子装置13和tof距离传感器10被集成在芯片上并且以组合的cmos/ccd方法设计。芯片和发射源20被布置在公共的载体11上并由壳体12围绕。发射源和接收装置分别具有图中未示出的透镜装置/光学装置，该透镜装置朝向一空间——将要确定在该空间中(与)物体的距离——的方向聚焦。

发出的辐射21具有860nm的波长并以20mhz的正弦信号或矩形信号波动。由tof距离传感器10接收的反射的辐射保持以20mhz的正弦信号或矩形信号波动并相对于由发射源20发出的辐射的调制信号以光程的时间进行相移。在发出的与接收的矩形信号之间的相移相当于在tof距离传感器与物体之间的距离的两倍。

图2在示意性侧面剖视图中示出解调像素50。

侧面剖视图以不按比例的方式遵循图3的俯视图的切线52。

解调像素50具有大约50微米厚的、n型掺杂的浮区硅(floatzonesilizium)半导体基底61，其具有特殊的、大于或等于2000欧姆〃厘米的表面电阻率。在半导体基底的表面上，在基底上在不导电的sio分隔层77的上方布置有漂移栅71，并在两侧以对称布置的形式并分别彼此间隔开地分别布置有调制栅73、存储栅74、传输栅75，并在基底内部布置有浮动扩散区76。对此适用的层和触点未示出。屏障80被布置在栅与透明的背面触点之间并相对于射入的反射的辐射23屏蔽存储栅、传输栅和浮动扩散区连同位于相应的栅下面的半导体基底，其中，屏障在漂移栅下方的区域中具有屏障孔81。半导体基底至少在漂移栅下面，特别是整体上贫化。漂移栅被加载正电势并在半导体基底中形成空间电荷区。

分隔器件70包括漂移栅、调制栅、存储栅、传输栅、分隔层、浮动扩散区、屏障、屏障孔以及位于屏障与栅之间的基底，该基底与转换区域60中的半导体基底61类型相同。转换区域60包括半导体基底61、背面电极62和屏障80。基底具有大约50微米的厚度。

通过透明的背面电极62在漂移栅下面侵入半导体基底61中的反射的ir辐射23在半导体基底中感应电极-空穴对24。光电子通过由漂移栅71形成的空间电荷区被引向漂移栅。漂移栅具有大约4v的电势。被吸引的光电子的数量与接收到的辐射强度成比例。

调制栅73可以被加载经调制的电势，其最大值在漂移栅71的电势与存储栅74的电势之间并且其最小值低于漂移栅的最小值。调制栅73的电势大约调制在值0v和5v之间。两个调制栅相对彼此以逆电势运行，也就是说，如果其中一个调制栅的电势是正的，则另一个调制栅的电势为0v并且反之亦然。则其中一个调制栅始终具有0v的电势，而另一个调制栅始终具有5v的电势。电势最小值——在此也就是0v——导致对于在漂移栅下面的光电子的势垒，从而没有光电子能够到达配属于该调制栅的存储栅。电势最大值——在此也就是5v——引起漂移栅下面的光电子流出，经过调制栅并流入其配属的存储栅中。

通过为两个调制栅分别加载一电势——该电势分别相应于互逆的正弦信号或矩形信号，使得通过接收的辐射强度产生的光电子的流动相应于转换器(weiche)转向。在漂移栅下面的该光电子的如此产生的流动对应于倍增，也就是说相应的正弦信号或矩形信号与接收的辐射信号的相关性。正弦信号或矩形信号在此具有相关信号的特性并在此被称为相关信号。

存储栅74被加载比漂移栅71高的电势并且相应于调制栅73的状态交替地在存储栅74下面收集光电子25。存储栅74具有大约10v的电势。在存储栅下面通过光电子收集的电荷相当于相关值。相关值因此处于电荷域中。在相应的存储栅下面的光电子的收集相当于相关信号和所接收的辐射信号的上述相关性的时间整合/瞬时整合(zeitlichenintegration)。

为了探测在存储栅74下面收集的光电子25，一方面将调制栅73的电势设置为0v，以便朝向漂移栅71形成用于光电子的势垒。另一方面将传输栅的电势提高到平均值、例如6v，以便实现光电子朝向浮动扩散区76的有限制的流出。

现在借助于时间斜坡并行地降低两个存储栅74的大约10v的正电势。施加到存储栅上的降低的正电势和在其下面的电荷的负电势的相加的电势确定了：电荷是否能经过传输栅75流出。下降过程在此分为三个阶段。在时间斜坡的第一阶段中，所述相加的电势对于两个存储栅来说相对于传输栅的恒定且相等的正电势是更正的并且没有电荷流出。在时间斜坡的随后的第二阶段中，与传输栅的恒定且相等的正电势相比，所述相加的电势对于一个存储栅来说是更正的并且对于另一个存储栅来说是更负的。由此，电荷在存储栅下面以正的相加的电势经过配属的传输栅流出到配属的浮动扩散区中，从而相加的电势又等于相应的传输栅的电势。在时间斜坡的最后的第三阶段中，两个存储栅的所述相加的电势高于恒定且相等的电势。由此电荷在两个存储栅下面经过分别配属的传输栅流出到分别配属的浮动扩散区中。一旦第三阶段开始，停止时间斜坡，也就是说，存储栅的电势不继续降低，从而基本上仅来自第二阶段的电荷流出是重要的。被充有电荷的浮动扩散区中的现有的电荷量因此相当于两个存储栅的电荷量之差。时间斜坡也就执行两个存储栅下面的电荷量的相减。

其中一个被装载的浮动扩散区的电荷量在执行上述时间斜坡之后等于在发出的辐射21和反射的辐射23之间的相位差的值。

其中一个被装载的浮动扩散区的电荷量现在借助于源极跟随器转换为相应的电压并被继续处理。源极跟随器是解调像素的评估区域的一部分。评估区域除了源极跟随器之外也还包括重置开关和选择晶体管。

由相应的电压可以通过一种方法计算出到物体的距离。这种方法例如在申请人的文献ep2743724a1中描述。

图3在俯视图中示出解调像素50。屏障孔81由具有近似相同形状的第一漂移栅72覆盖。第二漂移栅71以电隔离的方式与第一漂移栅交叠。第二漂移栅和第一漂移栅如同单个漂移栅地起作用，其中，第二漂移栅被加载比第一漂移栅更高的电势，从而光电子被促使从第一漂移栅前往第二漂移栅。解调像素在第二漂移栅的一个端部上在相对的位置处具有两个调制栅73。存储栅74分别与第二漂移栅相对地布置在调制栅旁边。在存储栅的一个边缘上分别布置有一个传输栅75。浮动扩散区76分别与存储栅相对地布置在传输栅旁边。浮动扩散区与评估区域及其源极跟随器连接。

切线52示出图2的侧面剖视图的示意性的、不按比例的曲线。

图4示出具有公共的屏障孔82的四个解调像素50。围绕公共的屏障孔82布置的解调像素50恰好相当于在图3中示出的解调像素50并分别转动90°。在公共的屏障孔82上以相同形状叠置公共的中央漂移栅72。几何结构相同的绘出物体相当于图3的相应的装置。

图5示出由6x6解调像素50组成的像素矩阵41。除了公共的屏障孔82之外，所述布置也形成公共的评估区域91。在公共的屏障孔82上叠置分别一个公共的中央漂移栅。几何结构相同的绘出物体相当于图4的相应的装置。

参考:

一种用于评估tof距离传感器的方法在dieterhuber，markusledergerber，相同申请人的文献ep2743724a1中描述。

另一种用于评估tof距离传感器的方法在robertlange，peterseitz，alicebiber，stefanlauxtermann:在用于飞行时间测距的ccd和cmos技术中的解调像素，ist/spie关于电子成像的国际专题讨论会，关于传感器、摄像机和用于科学/工业申请ii的系统的讨论会，proc.spie，vol.3965a，sanjose，usa，2000年1月24日-25日中描述。

背面电极可以借助于电势隧道通过半导体基底61接触。一种用于借助于电势隧道接触tof距离传感器的背面电极62的装置在martinpopp，beatdecoi，marcoannese，相同申请人的文献us8,901,690b2中描述。

解调像素可以在模拟式ccd技术中设计，而评估区域可以在数字式cmos技术中设计。一种用于共同制造解调像素(ccd)和评估区域(cmos)的方法在martinpopp，beatdecoi，marcoannese，相同申请人的文献us8,802,566b2中描述。

一种用于在作为系统芯片的芯片上共同设计解调像素(ccd，模拟式)和评估区域(cmos，数字式)的方法在decoi，martinpopp，相同申请人的文献ep2618180b1中描述。

附图标记列表：

10tof距离传感器系统

11载体

12壳体

13电子装置

20发射源

21发出的辐射

22物体

23反射的辐射

24电极-空穴对

25光电子

40tof距离传感器

41像素矩阵

50解调像素

51边界

52切线

60转换区域

61半导体基底

62背面电极

70分隔器件

71漂移栅

72公共的漂移栅

73调制栅

74存储栅

75传输栅

76浮动扩散区

77分隔层

80屏障

81屏障孔

82公共的屏障孔

90评估区域

91公共的评估区域