本发明涉及测绘领域，具体涉及一种基于ZYNQ架构的GNSS接收机板卡。
背景技术：
Zynq平台是赛灵思公司(Xilinx)推出的基于Xilinx可编程SoC(System onChip，片上系统)架构的行业第一个低功耗、低成本、系统性强、灵活性高的可扩展处理平台。Zynq平台由两部分组成：处理器系统PS(Processing System，简称PS)和可编程逻辑PL(Programmable Logic，简称PL)。PS部分以ARM Cortex-A9双核处理器为核心，配有AXI互联矩阵，以太网、UART等通用外设控制器等，提供了全面的操作系统支持。PL部分基于Xilinx 7系列FPGA架构，提供了通用硬件可编程资源，包括CLB(Configurable Logic Blocks，可配置逻辑块)、IOB(Input/Output Blocks，输入输出块)、时钟资源、高性能ADC、DSP、Block RAM(块随机存储器)等。
GNSS(Global Navigation Satellite System，全球导航卫星系统)泛指所有的卫星导航系统，包括全球的、区域的和增强的，如美国的GPS、俄罗斯的Glonass、欧洲的Galileo、中国的北斗卫星导航系统，以及相关的增强系统。随着中国北斗卫星导航系统的发展，国产高精度多模多频板卡也陆续研制成功，大多数板卡的处理器系统和可编程逻辑单元分别使用两个芯片实现，在功耗、体积、成本、性能方面都有很大的提升空间。
现有板卡中存在功耗大、体积大、成本高的问题。
技术实现要素：
本发明提供了一种用于测绘的基于Zynq平台的高精度定位板卡设计，旨在解决针对现有板卡中存在功耗大、体积大、成本高的问题，采用的技术方案为：
一种基于ZYNQ架构的GNSS接收机板卡，GNSS接收机板卡包括有一ZYNQ7处理器和中频数据输入端，中频数据输入端用于输入中频数据至ZYNQ7处理器；
ZYNQ7处理器配置有：
QSPI FLASH控制器、DDR控制器、UART控制器，QSPI FLASH控制器上外挂有QSPI FLASH存储器，DDR控制器上外挂有SDRAM存储器，UART(Universal Asynchronous Receiver and Transmitter，通用异步收发传输器)控制器用于控制UART传输器给用户TTL格式的电平；
双核处理器和一个独立的FPGA处理器，双核处理器和FPGA处理器通过AXI总线进行数据的交互，双核处理器的其中一个内核用于运行GNSS接收机操作系统，另一个内核用于进行定位解算，FPGA处理器具有GNSS基带数据处理单元；
GNSS基带数据处理单元用于处理输入到FPGA处理器的中频数据以得到应用于双核处理器端的定位解算的原始数据；双核处理器的其中一个内核通过总线读取原始数据进行解算，解算结果或者原始数据通过UART传输器8输出给用户。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，ZYNQ7处理器包含ARM Cortex-A9双核处理器和一个独立的xilinx Artix-7系列的FPGA处理器。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，双核处理器和FPGA处理器之间的数据交互采用AXI总线访问BRAM控制器实现，BRAM控制器总线宽度为32，深度为65536字节；
双核处理器的两个内核之间通过共享内存传输和接收数据，双核处理器的其中一个内核用于运行linux操作系统。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，中频数据输入端用于接受接收天线传送过来的GPS、北斗系统的卫星信号，完成接收信号的射频处理功能，实现接收信号射频到中频信号的转换，提供中频数据给GNSS基带数据处理单元作为输入。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，GNSS基带数据处理单元设有分别包括GPS、北斗信号通道的基带处理部分，通道个数根据硬件资源使用情况决定。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，定位解算模块根据GNSS基带数据处理单元得到的包括原始观测量伪距和载波相位信息进行处理得到接收机的位置和速度信息，通过UART输出给用户；处理方法包括最小二乘法、加权最小二乘法、卡尔曼滤波法。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，QSPI FLASH控制器上外挂有128Mb的QSPI FLASH存储器，用于存储用户数据。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，DDR控制器上外挂有4096Mb的LPDDR2SDRAM存储器，用于系统程序运行。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，还包括时钟输入模块。
上述的基于ZYNQ架构的GNSS接收机板卡，其中，GNSS基带数据处理单元通过本地码产生器和本地载波产生器复现接收伪码和接收载波信号，实现接收信号的解调和解扩功能，以捕获、跟踪基带信号，捕获方案基于匹配滤波器+FFT的方法实现，捕获以后利用Costas环和DLL环完成对各捕获卫星信号的连续跟踪，进而完成对信号的解调、解扩和观测量的提取；
电文处理完成卫星电文的BIT同步、帧同步功能后，结束卫星电文的提取。
本发明的优点在于：
1、本发明的设计与传统的接收机设计方法相比，接收机处理器只有一片ZYNQ但包含三个处理器核，有效满足接收机各功能及资源的需求，硬件成本大幅度降低，体积大幅度缩小。
2、本发明的设计与传统的接收机设计方法相比，ZYNQ平台内部模块控制器及参数配置简单方便，可根据用户需求快速设置，大幅度减少开发周期。
3、本发明的设计与传统的接收机设计方法相比，数据交互采用处理器内部总线，可靠性和稳定性大幅提高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。
图1为本发明提供的一种基于ZYNQ架构的GNSS接收机板卡的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明提供了一种基于ZYNQ架构的GNSS接收机板卡，GNSS接收机板卡包括有一ZYNQ处理器和中频数据输入端1，中频数据输入端1用于输入中频数据至ZYNQ处理器；
ZYNQ处理器配置有：
QSPI FLASH控制器、DDR控制器、UART控制器，QSPI FLASH控制器上外挂有QSPI FLASH存储器6，DDR控制器上外挂有SDRAM存储器7，UART控制器用于控制UART传输器8给用户TTL电平；
双核处理器和一个独立的FPGA处理器2，双核处理器和FPGA处理器2通过AXI总线3进行数据的交互，双核处理器的其中一个内核4用于运行GNSS接收机操作系统，另一个内核5用于进行定位解算，FPGA处理器2具有GNSS基带数据处理单元11；
GNSS基带数据处理单元11用于处理输入到FPGA处理器2的中频数据以得到应用于双核处理器端的定位解算的原始数据；双核处理器的其中一个内核5通过总线读取原始数据进行解算，解算结果或者原始数据通过UART传输器8输出给用户。
在本发明中，ZYNQ处理器内部通过选择进行配置跟外部接口对应的外设控制器(即图示MIO模块)，包括QSPI FLASH控制器、DDR控制器、UART控制器，进而和外部模块(QSPI FLASH存储器6、SDRAM存储器7、UART传输器8)进行数据传输。
在本发明一可选的实施例中，ZYNQ处理器包含ARM Cortex-A9双核处理器(即图示PS-A、PS-B)和一个独立的Artix-7系列的FPGA处理器2(即图示PL端)。
在本发明一可选的实施例中，双核处理器和FPGA处理器2之间的数据交互采用AXI总线3访问BRAM控制器9实现。进一步优选的，BRAM控制器9总线宽度为32，深度为65536字节。进一步的，双核处理器的两个内核4(PS-A)、5(PS-B)之间通过共享内存传输和接收数据。双核处理器的其中一个内核4用于运行linux操作系统。
在本发明一可选的实施例中，中频数据输入端1用于接受GNSS接收天线传送过来的GPS、北斗系统的卫星信号，完成接收信号的射频处理功能，实现接收信号射频到中频信号的转换，提供中频数据给GNSS基带数据处理单元11作为输入。
在本发明一可选的实施例中，GNSS基带数据处理单元11设有分别包括GPS、北斗信号通道的基带处理部分，通道个数根据硬件资源使用情况决定。
在实际应用中，基带处理模块还可以由ZYNQ处理器的PL端和PS-A端共同完成，基带数据处理单元模块包含基带信号处理通道，实现信号数字下变频、基带信号的捕获、跟踪、电文处理、信号的解调等功能，其包含的数字下变频模块对各个频点基带信号独立进行下变频处理，由于接收信号是含有多路信道的宽带信号，中频处理要将隐含在其中的各卫星信号提取出来。
在本发明一可选的实施例中，GNSS基带数据处理单元11通过本地码产生器和本地载波产生器复现接收伪码和接收载波信号，实现接收信号的解调和解扩功能，以捕获、跟踪基带信号，捕获方案基于匹配滤波器+FFT的方法实现，捕获以后利用Costas环和DLL环完成对各捕获卫星信号的连续跟踪，进而完成对信号的解调、解扩和观测量的提取。电文处理完成卫星电文的BIT同步、帧同步等功能，完成卫星电文的提取，供后续的应用信息处理模块之用。
在本发明一可选的实施例中，定位解算模块根据GNSS基带数据处理单元11得到的包括原始观测量伪距和载波相位信息进行处理得到接收机的位置和速度信息，通过UART输出给用户。其中，处理方法包括最小二乘法、加权最小二乘法、卡尔曼滤波法。
在本发明一可选的实施例中，QSPI FLASH控制器上外挂有128Mb的QSPI FLASH存储器6，用于存储用户数据。
在本发明一可选的实施例中，DDR控制器上外挂有4096Mb的LPDDR2SDRAM存储器7，用于系统程序运行。
在本发明一可选的实施例中，ZYNQ处理器还包括时钟输入模块10，用于输入时钟信号。
综上所述，本发明提供了一种基于ZYNQ架构的GNSS接收机板卡设计方法，包括基于IP核的硬件系统环境设计和基于定制硬件平台的软件控制程序设计。硬件系统主要包括一片ZYNQ7处理器，ZYNQ上配置了QSPI FLASH控制器、DDR控制器、UART控制器。QSPI FLASH控制器上外挂了一片128Mb的QSPI FLASH用于用户程序存储；DDR控制器上外挂了一片4096Mb的LPDDR2用于程序运行；UART控制器控制UART给用户输出TTL电平。软件系统包括PL端GNSS基带处理部分、PS端linux操作系统和定位解算部分、PS和PL的数据交互部分；基带处理部分处理输入到PL端的中频数据得到用于PS端的定位解算的原始数据，PS通过AXI总线访问PL端的BRAM控制器读取BRAM中的原始数据进行解算，解算结果或者原始数据通过UART输出给用户。本发明所述的一种基于ZYNQ架构的GNSS接收机板卡实现了高精度GNSS板卡的低成本、低功耗、高集成度的需求。
本发明的优点在于：
1、本发明的设计与传统的接收机设计方法相比，接收机处理器只有一片ZYNQ但包含三个处理器核，有效满足接收机各功能及资源的需求，硬件成本大幅度降低，体积大幅度缩小。
2、本发明的设计与传统的接收机设计方法相比，ZYNQ平台内部模块控制器及参数配置简单方便，可根据用户需求快速设置，大幅度减少开发周期。
3、本发明的设计与传统的接收机设计方法相比，数据交互采用处理器内部总线，可靠性和稳定性大幅提高。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。