技术特征：
技术总结
本发明涉及流量检测领域，是一种基于FPGA的科氏质量流量计数字驱动系统，包括放大滤波电路、ADC1、ADC2、电压基准源、电压跟随器、ADC3、DDS、MDAC、功率放大电路、FPGA最小系统、DSP最小系统、SARAM、FRAM、人机接口、4～20mA电流、串口通信、脉冲输出、电源模块和FPGA程序。本发明以FPGA为核心，使用Verilog HDL语言编写程序，通过控制外部的DDS和MDAC输出驱动信号，来实现科氏质量流量计数字驱动控制中的频率、相位和幅值跟踪。本发明的优点在于：利用FPGA的并行执行特性，快速更新驱动信号；利用DDS和MDAC，避免了波形合成需要的大量算法。
技术研发人员：徐科军;刘文;乐静;方正余;张建国
受保护的技术使用者：合肥工业大学
技术研发日：2017.06.28
技术公布日：2017.09.15