本发明涉及石油开采设备技术领域，具体涉及一种超声相控阵井壁成像系统的采集、处理与控制电路。
背景技术：
油井所处地下环境恶劣，井壁易产生裂缝、腐蚀、变形等损伤，从而造成安全隐患缩短油井寿命，因此对于油井井壁的检测与防护具有非常重要的意义。超声井壁成像检测技术即是利用油井井壁反射回波幅度信息，以回波幅度图的形式直观地显示井壁状况，从而达到监测井壁质量的目的。作为超声井壁成像检测的一种，超声相控阵井壁成像检测技术由于具有无需探头旋转、聚焦点可调等优点，近年来得到了广泛的关注并具有广阔的应用前景。
采集、处理与控制电路是超声相控阵井壁成像检测系统的极为重要的组成部分，完成对相控阵系统各通道发射参数的控制，以及对接收的井壁回波信号的采集处理与增益调节。相较于传统的单发单收式探头的井下成像系统，超声相控阵井壁成像检测系统的发射/接收通道众多，因此井下电路采集和处理的数据量随之倍增，并需要和地面控制系统之间进行实时通信，这就对采集、处理与控制电路的数据吞吐能力和数据处理速度提出了更高的要求。并且，考虑到目前井下通用电缆采用can总线通信方式，若将该总线协议转换算法集成于井下电路中，必然会占用较多的硬件资源。
目前超声相控阵系统中常采用的采集、处理与控制电路的基本架构主要采用基于dsp或fpga的设计。dsp具有良好的计算能力，通用性强，开发周期短。但dsp芯片灵活性差，且其计算过程仍由软件来控制硬件实现，在受限于井下电缆数据传输速率的情况下，无法将大量的井壁回波数据及时处理并上传至地面系统，最终影响井壁成像系统的实时性。fpga是可重配置的逻辑器件，擅长实现时序逻辑及多路相控阵回波信号的并行处理。但是采用fpga实现接口通讯的相关协议转换算法的集成过程较为复杂，不易在井下电路中实现。
综上可知，超声相控阵井壁成像系统的原理特性决定了其对井下采集、处理与控制电路的数据吞吐能力和数据处理速度要求高，而且要求其数据上传方式与通用测井仪器总线通信方式具有较高兼容性。除此之外，要求整个电路能够在高温高压下稳定工作，目前常用的地面超声相控阵采集、处理与控制电路还不能满足上述要求。
技术实现要素：
本发明的目的在于，本发明针对现有技术存在的上述问题，以超声相控阵井壁成像系统采集、处理与控制电路设计和实现为切入点，研究分析了其实现原理，并提供一种能够应用于实际井下的超声相控阵井壁成像系统采集、处理与控制电路的设计方案，该方案能够满足井下超声相控阵系统对数据吞吐能力、数据处理速度的要求，并能够与通用测井仪器总线兼容，可应用于实际井下环境中。
为了实现上述目的，本发明提供了一种超声相控阵井壁成像系统的采集、处理与控制电路，所述电路包括：fpga芯片1，dsp芯片2，can总线接口芯片4和sram存储芯片6；
所述can总线接口芯片4，用于将地面系统的参数设置和命令发送给dsp芯片2，并负责将dsp芯片2处理之后的打包数据传送到地面系统；
所述dsp芯片2，用于将地面系统的参数设置和命令发送给fpga芯片1，同时读取存储在sram存储芯片6中的数据并进行处理；
所述fpga芯片1，用于解释地面系统下发的各种命令，完成超声相控阵发射电路的发射脉冲宽度、发射阵元、发射延时的控制和信号增益的自动控制，完成井壁回波信号采集以及对采集数据进行数字信号处理，实现回波信号的数字波束形成和井壁回波幅度与到时数据的提取，最终把提取后的结果写到sram存储芯片6中。
作为上述装置的一种改进，所述电路还包括：若干个adc采样芯片3，所述adc采样芯片3用于将接收的井壁回波模拟信号转换成数字信号，并发送到所述fpga芯片1。
作为上述装置的一种改进，所述电路还包括：时钟芯片5，用于接收外部或板上晶振产生的数字时钟，并根据该时钟产生供各个芯片所需的时钟资源，保证电路内的各个芯片处于同步工作。
作为上述装置的一种改进，所述fpga芯片1、dsp芯片2和sram存储芯片6三者之间采用xintf总线进行通信和数据传输。
作为上述装置的一种改进，所述fpga芯片1包括：超声发射接收控制单元11，回波信号处理单元12和数据上传及器件控制单元13；
所述超声发射接收控制单元11，用于解释地面系统下发的各种命令，完成发射控制、信号处理、数据上传和放大器增益控制；
所述回波信号处理单元12，用于对采样后数字化的井壁回波信号进行处理，实现相控回波信号的数字波束形成，提取井壁回波幅度与到时数据，输出到数据上传及器件控制单元13；
所述数据上传及器件控制单元13，用于将回波信号处理单元12输出的数据按照数据协议打包并写入sram存储芯片6，并针对各个器件编写逻辑代码并保证各个芯片与fpga芯片1的正常通信。
作为上述装置的一种改进，所述dsp芯片2包括：dsp初始化单元21、上位机参数加载单元22、处理结果上传单元23和工作状态控制单元24；
所述dsp初始化单元21，用于对所述dsp芯片2进行初始化；
所述上位机参数加载单元22，用于将地面系统的参数设置写入fpga芯片1中；
所述处理结果上传单元23，用于读取存储在sram存储芯片6中的数据；
所述工作状态控制单元24，用于对dsp芯片2的工作状态进行控制。
本发明的优势在于：
1、本发明设计的采集、处理与控制电路不但突出利用了fpga时序控制精准、接口丰富、并行处理能力强大的特点，还充分发挥了dsp集成的can总线接口功能，满足了井下超声相控阵发射与接收控制的时序要求，将复杂的相控阵井壁回波信号处理算法集成于井下，减小了与地面系统之间的通信压力；
2、本发明设计的电路更加简洁紧凑，可在一块较小的集成板上实现超声相控阵井壁成像系统的采集、处理与控制，且各级电路都符合井下高温环境的耐高温要求，使得井下相控阵超声成像得以实现。
附图说明
图1为本发明的采集、处理与控制电路结构示意图；
图2a为本发明的xintf总线写时序图；
图2b为本发明的xintf总线读时序图；
图3为本发明的fpga内部逻辑功能框图；
图4为本发明的dsp芯片的软件流程图。
附图标识
1、fpga芯片2、dsp芯片3、adc芯片
4、can总线接口芯片5、时钟芯片6、sram存储芯片
11、超声发射接收控制单元12、回波信号处理单元
13、数据上传及器件控制单元21、dsp初始化单元
22、上位机参数加载单元23、处理结果上传单元
24、工作状态控制单元
具体实施方式
下面结合附图和具体实施例对本发明进行详细地说明。
一种基于柱面超声相控阵的井壁成像系统，所述系统包括：地面控制器、电源短节、电路短节、声系短节和外部机械部件构成。所述的声系短节包括柱面超声相控阵探头，该柱面超声相控阵探头由若干个换能器阵元周向排列成圆柱形；所述的电路短节根据地面控制器发送的控制信号，控制柱面超声相控阵探头中的各换能器阵元沿周向实现超声波信号的聚焦发射和回波信号的聚焦接收，并将采集得到的回波数据发送给地面控制器；所述的地面控制器根据接收到的回波数据进行成像。所述电路短节包括数字处理电路板和模拟电路板。
本发明设计的采集、处理与控制电路为电路短节的数字处理电路板；采用基于fpga+dsp的硬件架构，电路主要包括：现场可编程门阵列fpga、数字信号处理器dsp、模拟与数字转换器adc和can总线接口芯片。其中，fpga负责发射信号的相控时延控制，以及对由adc采集的井壁回波信号进行处理；dsp负责和can总线接口芯片进行通信，实现地面系统对fpga的参数设置与运行控制，并将fpga的数据处理结果上传至地面系统进行成像显示。
如图1所示，一种超声相控阵井壁成像系统的采集、处理与控制电路，所述电路包括：fpga芯片1，dsp芯片2，adc芯片3，can总线接口芯片4，时钟芯片5和sram存储芯片6。以下是各部分的具体功能：
fpga芯片1，用于解释地面系统下发的各种命令，完成超声相控阵发射电路发射脉冲宽度、发射阵元、发射延时的控制和信号增益的自动控制，完成信号的采集以及对采集数据进行数字信号处理，实现相控回波信号的数字波束形成和井壁回波幅度与到时数据的提取，最终把提取后的结果送到sram存储模块；
dsp芯片2，用于和can总线接口芯片4进行通信，对fpga芯片1的寄存器进行配置，同时通过dma方式读取存储在sram存储芯片6中的数据；
adc采样芯片3，用于接收模拟电路板上信号调理后的回波信号，并将模拟回波转换成数字信号；
can总线接口芯片4，用于接收地面控制器的参数设置，并负责将dsp芯片2处理之后的打包数据经过该接口芯片传送到can总线；
时钟芯片5，用于接收外部或板上晶振产生的数字时钟，并根据该时钟产生供各个芯片所需的时钟资源，保证电路内的各个芯片处于同步工作；
sram存储芯片6，用于接收fpga芯片1的写数据，并由dsp芯片2读取。
fpga芯片1、dsp芯片2和sram存储芯片6三者之间采用xintf总线进行通信和数据传输，xintf总线的写时序和读时序如图2a和图2b所示。在进行超声相控信号发射时，首先由地面控制器通过can总线接口芯片4向dsp芯片2发送参数初始化命令和寄存器参数，再由fpga芯片1通过xintf总线接收dsp芯片2的数据，将上位机软件界面上设置的参数逐一写入fpga芯片1，fpga芯片1经过一系列相控阵阵元及扫描点计算后将控制信号发送至超声发射电路，实现系统的相控发射。该过程中的数据流为：上位机→dsp芯片2→fpga芯片1→超声发射电路。
在井壁成像系统进行超声回波接收时，首先由前端adc采样芯片3完成回波信号的采集，再由fpga芯片1对采集到的信号进行滤波、相控叠加、包络变换、井壁回波信息提取等数字信号处理。当数据处理完毕准备上传时，dsp芯片2释放xintf总线，fpga芯片1将数据通过xintf传递给sram存储芯片6。数据传输完成后释放xintf总线，再由dsp芯片2读取sram存储芯片6中的数据，最后由dsp芯片2将数据通过can总线上传至地面控制器进行成像显示和数据保存。该过程中的数据流为：adc采样芯片3→fpga芯片1→sram存储芯片6→dsp芯片2→地面控制器。
图3为fpga芯片的内部逻辑功能框图。所述fpga芯片1包括：超声发射接收控制单元11，回波信号处理单元12，数据上传及器件控制单元13；以下是各单元的具体功能：
所述超声发射接收控制单元11，用于完成发射控制、信号处理、数据上传、放大器增益控制；
所述回波信号处理单元12，用于实现采样后数字化的井壁回波信号在fpga芯片1内的相控阵井壁回波算法处理，提取井壁信息；
所述数据上传及器件控制单元13，用于将回波信号处理单元12输出的处理结果按数据协议打包并传递给sram存储芯片6，并针对各个器件编写逻辑代码并保证各个芯片与fpga芯片1的正常通信。
图4为dsp芯片的软件流程图。所述dsp芯片2包括：dsp初始化单元21、上位机参数加载单元22、处理结果上传单元23和工作状态控制单元24：
所述dsp初始化单元21，用于完成：
(a)初始化系统和外部设备时钟：系统主时钟设置为150mhz；
(b)gpio初始化：将gpio14功能设置为xhold，方向设置为输入；将gpio15功能设置为xholda，方向设置为输出；将gpio0设置为普通io，方向设置为输出；
(c)中断初始化：使能7.1dmach1中断；使能9.7ecanbrx中断；
(d)外部总线xintf初始化：设置为16位总线模式；xtimclk设置为75mhz；设置zone6和zone7的具体时序参数，其中zone6的读写lead/active/trail时序参数为1/1/0，zone7的读写lead/active/trail时序参数为1/2/1；
(e)ecan模块初始化：将gpio20功能设置为cantxb；将gpio21功能设置为canrxb；通讯速率设置为1mbit/s；0号邮箱为发送邮箱；16号邮箱为接收邮箱。
所述上位机参数加载单元22，用于实现：
(a)fpga芯片1中的参数寄存器的读写：上位机软件的参数初始化功能将上位机界面上配置的参数逐一写入fpga芯片1；上位机软件的参数测试功能将fpga芯片1中指定的寄存器的值读出至上位机界面；
(b)将幅值的矫正系数加载到dsp芯片2中；
(c)将到时的矫正系数加载到fpga芯片1中。
所述处理结果上传单元23，为在不同工作模式下dsp芯片2通过ecan模块向上位机传输原始回波数据或获得的幅值、几何幅值、到时、修正到时的数据。
所述工作状态控制单元24，用于实现：
(a)系统准备好：上位机软件点击控制面板的复位按钮，dsp芯片2会重新初始化各全局变量和部分硬件，同时通知pc自己已经准备就绪。
(b)当dsp系统程序意外跑飞或者进入卡死状态后，通过一段时间后看门狗会强制dsp系统复位。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。