本申请涉及卫星导航技术领域，特别是涉及一种gps导航基带系统级芯片。
背景技术
卫星导航终端的研究，必须解决基带芯片的问题。在手持设备中，gps基带芯片的使用份额高达60％，gps基带芯片市场需求很大。目前，市场上大多数gps基带芯片在工作模式下，能耗高达143mw～166mw，相当于手机6个小时的耗电量，芯片功耗较大。
同时，在室内环境中，gps信号比较弱，信号功率一般在-150dbm～-158dbm，因此，设计一款高灵敏度，低功耗gps基带单芯片意义重大。
技术实现要素：
有鉴于此，本申请提供一种gps导航基带系统级芯片，解决现有基带芯片功耗高、灵敏度低和面积大的问题。
本申请实施例提供一种gps导航基带系统级芯片，采用系统级芯片设计架构，其特征在于，包括微处理硬件核单元、导航硬件核单元、存储控制器单元、电源模块和amba数据总线以及外设单元；所述微处理硬件核单元，用于接收所述导航硬件核单元的伪距和多普勒信息的动态更新和测量数据，发出控制指令，进行定位解算，输出定位信息；所述微处理硬件核单元接收到所述导航硬件核单元的伪距和多普勒信息后，被调用启动，其余时间处于休眠状态；所述导航硬件核单元包括捕获模块和跟踪模块，所述捕获模块，用于接收射频前端输出的中频信号和所述控制指令，进行卫星搜索，产生载波频移和码相位数据；所述跟踪模块，用于接收所述载波频移和码相位数据，产生伪距和多普勒信息的动态更新和测量数据；所述存储控制器单元，包括sram和rom；所述sram包括384kb指令缓冲存储器和256kb数据缓冲存储器；所述rom用于存储应用程序和驱动程序；所述电源模块，包含一个ldo，用于将芯片内核电压从3.3v降低至1.2v；所述amba数据总线包括高速数据总线和低速数据总线，所述高速数据总线用于所述微处理硬件核单元、导航硬件核单元和存储控制器单元之间数据和指令传输，所述低速数据总线连接芯片外设单元。
本申请实施例采用的上述至少一个技术方案能够达到以下有益效果：本发明的芯片，高灵敏、低功耗、小面积。相同工作频率下，极大降低了芯片功耗，具有较高的捕获灵敏度，能够快速捕获强信号，有效捕获弱信号，增加参与定位的卫星数量，进一步降低了漏警率，提高了捕获成功率。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种gps基带系统级芯片功能框图；
图2为捕获模块功能框图；
图3为捕获模块三级捕获策略图；
图4为跟踪模块功能框图；
图5为跟踪通道时分复用图；
图6为图1芯片对某楼宇间的定位结果。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供的gps导航基带系统级芯片，采用系统级芯片(soc)设计架构，所述捕获模块采用多门限捕获方法和强信号干扰消除方法。
以下结合附图，详细说明本申请各实施例提供的技术方案。
图1为本申请实施例提供的一种gps基带系统级芯片功能框图。包括微处理硬件核单元1、导航硬件核单元2、存储控制器单元3、电源模块4和amba数据总线5以及外设单元6；所述微处理硬件核单元1，用于接收所述导航硬件核单元2的伪距和多普勒信息的动态更新和测量数据，发出控制指令，进行定位解算，输出定位信息；所述微处理硬件核单元1接收到所述导航硬件核单元2的伪距和多普勒信息后，被调用启动，其余时间处于休眠状态；所述导航硬件核单元2包括捕获模块21和跟踪模块22，所述捕获模21块，用于接收射频前端输出的中频信号和所述控制指令，进行卫星搜索，产生载波频移和码相位数据；所述跟踪模块22，用于接收所述载波频移和码相位数据，产生伪距和多普勒信息的动态更新和测量数据；所述捕获模块采样点为16369点，经降采样后为2048点对导航数据进行批处理；所述存储单元控制单元3，包括sram31和rom32，所述sram包括384kb指令缓冲存储器和256kb数据缓冲存储器；所述rom用于存储应用程序和驱动程序；所述电源模块4，包含一个ldo，将芯片内核电压从3.3v降至1.2v；所述amba数据总线5包括高速数据总线51和低速数据总线52，所述高速数据总线51用于所述微处理硬件核单元1、导航硬件核单元2和存储控制器单元3之间数据和指令传输，所述低速数据总线52连接芯片外设单元6。
优选地，所述电源模块4，包含一个ldo，将芯片内核电压从3.3v降至1.2v，端口电压为1.8v到3.3v，因此在相同频率下，功耗降低为原来的0.132倍。
需要说明的是，在大部分时间里arm7cpu处于休眠状态，每次导航硬件核单元2相关运算完成，arm7cpu接收到相关数据和发出控制指令之后，才会被启动调用。
优选地，所述微处理硬件核单元1选用arm7cpu微处理器。arm7cpu是基于arm7s-tdmi(thumb)32位risc微处理器设计的cpu核，采用μc/osii的操作系统，负责完成整个芯片的软件系统功能、对导航ip单元的控制、卡尔曼滤波以及进行定位解算等复杂运算等的任务。
进一步地，arm7cpu微处理器包括一个4kb数据缓冲存储器和一个16kb指令缓冲存储器。本微处理器精简掉了dma、计时器等，同时增加了数学运算模块。
所述导航硬件核单元2完成实时性要求较高的捕获、跟踪及解调等操作，负责将接收的导航信号进行处理，得到卫星数据码和伪距信息，通过高速数据总线51传送给arm7cpu单元处理，并执行arm7cpu单元发出的控制指令。其中，导航基带处理芯片中运行的代码和数据存放到片上384kb的指令缓冲存储器sram和256kb的数据缓冲存储器sram中。arm7cpu根据运行模式从sram中加载运行相应的程序，省掉了基带系统级芯片内部flash等非易失性存储器。
需要说明的是，所述外设单元6包括gpio接口单元、uart接口单元、spi接口单元、i2c接口单元、实时时钟、看门狗和中断控制器；所述gpio接口单元为与外界交互的测试接口；所述uart接口单元包括uart0和uart1，uart0为pvt(位置、速度和时间)信息输出以及外界控制命令输入的主要通道，uart1输出所述微处理器单元的运行状况；所述spi接口单元，是对所述gps基带系统级芯片进行配置的串行通道，负责将初始化软件的代码加载进入静止存取内存(sram)，确保arm7cpu单元的正常运行；所述i2c接口单元负责实现所述微处理硬件核单元与外部电源管理芯片的通讯；所述实时时钟rtc提供时基功能和秒脉冲信号；所述看门狗承担防止微处理硬件核单元在执行程序过程中进入死循环的功能；中断控制器解决所述数据总线占用冲突。
gps基带系统级芯片信号处理过程为，基带系统级芯片接收由射频模块rf输入的中频信号，分别为3.996mhz的clk时钟信号，由射频板的16.369mhz的晶振产生，并产生半周期为20.364ns的中频信号，其数据位为2位，包括信号幅度信号和信号相位信号。输入的信号进入256kb的中频数据缓冲区，实现数据同步。缓冲器输出的信号首先进行信号捕获，捕获模块21采用并行码相位捕获算法，完成对卫星信号的搜索，并输出相应粗略的载波频移和码相位。首先，对中频信号进行基带预处理，通过混频和抽取采样得到2048点的2bit的0hz信号数据，再经过dft模块实现相干积分，fft模块实现并行码相位搜索。最后通过非相干积分得到非相干积分峰值，进行捕获判决，若非相干积分峰值大于设定的捕获门限，则信号捕获成功，将捕获到的卫星的数据码，载波频移和码相位，供跟踪模块22实现精捕获。跟踪模块22中的码环和载波跟踪环，完成伪距和多普勒信息的动态更新和精确测量，在导航电文的辅助下，由arm7cpu进行pvt解算，最终获取pvt的准确信息输出，实现定位。
本实施例提供的gps导航芯片，减小了芯片面积，提高了运算速率；相同工作频率下，极大降低了芯片功耗，将基带系统级芯片内核电压从3.3v降低至1.2v时，端口电压为1.8v～3.3v；具有较高的捕获灵敏度，能够快速捕获强信号，有效捕获弱信号，增加参与定位的卫星数量，进一步降低了漏警率，提高了捕获成功率。
图2为捕获模块功能框图。优选地，所述捕获模块采用fft/ifft加速扩频码相位估计的方法，将16369采样点降为2048点后，对导航数据进行批处理。
捕获模块中信号预处理模块包括数字平均采样、下变频、重新量化，信号预处理模块中的平均采样将16369个采样每8个点累加后作为一个采样点输出，降为2048个采样点。下变频通过将接收到的卫星信号与本地复制的载波信号进行混频，将4.092mhz的中频信号处理成0hz的基带信号。复制的两周期的正交本振信号为正弦和余弦信号，设置采样点幅值为1。将混频和降采样同时进行处理。由于降采样累加后，数据码被扩展为8bit的有符号数据，不再是基带可处理的2bit数据，所以对数据进行重新量化。将8bit的有符号数据重新量化为2bit数据。
进一步地，所述捕获模块采用fft并行码运算，fft模块硬件采用6级流水线单路延迟反馈结构，运算采用基于基-2和基-4的混合基算法，基-4蝶形模块利用2个级联的基-2蝶形单元进行替换。
整个框架主要包括地址生成和控制单元、蝶形运算单元、延时缓存单元以及旋转因子生成单元，满足2048＝2*4*4*4*4*4。2048点fft实现需要进行15360次实数乘法次数，实数加减法次数70656，延迟缓冲单元(复数)2047，旋转因子rom(复数)682。
图3为捕获模块三级捕获策略图。所述捕获模块采用多门限捕获方法和强信号干扰消除方法。需要说明的是，对设计卫星信号捕获门限的设置问题，由于强弱信号互相关干扰和噪声的存在，导致无法有效的捕获弱信号，导致漏警或虚警的发生。不同于其他接收芯片的捕获判决，本接收芯片采用两次捕获模式，提出多次检测和强信号干扰消除的方法设计新的检测门限。
优选地，所述捕获模块有32个独立的捕获通道，采用高斯内插技术来估计伪距的准确位置。
进一步地，所述捕获模块包括dft批处理模块，所述dft批处理模块，根据三级捕获方式，采用1ms、2ms和4ms的批处理硬件结构。需要说明的是，为了避免导航电文的数据位跳变以及考虑数据计算量，批处理dft模块选择的最长批处理时长为4ms。
进一步地，所述捕获模块，按照卫星信号由强到弱，共进行三级捕获，第一级、第二级和第三级分别捕获载噪比大于43db/hz、38db/hz和27db/hz的卫星信号，各级相干积分时长和非相干积分次数分别为1ms和10次、2ms和15次、4ms和30次。
需要说明的是，捕获策略指针对信号功率的不同，采用不同的相干和非相干参数进行卫星的搜索。根据信号强弱分为三级捕获，采用32个并行相关器进行捕获。第一级捕获载噪比大于43db/hz的强信号，其中相干积分时长和非相干积分次数分别为1ms和10次，捕获一颗卫星用时1400ms，捕获的卫星集合为s1；第二级捕获，搜索集合s1中的卫星信号，捕获载噪比大于43db/hz的中等强度信号捕获，其中相干积分时长和非相干积分次数分别为2ms和15次，捕获一颗卫星用时1700ms，捕获的卫星集合为s2。第三级捕获，搜索集合s2中的卫星信号，捕获载噪比大于27db/hz的弱信号，其中相干积分时长和非相干积分次数分别为4ms和30次，捕获一颗卫星用时1900ms，捕获的卫星集合为s3。
本实施例中的捕获模块采用多门限捕获方法和强信号干扰消除方法，能够降低信号的漏警率，有效的捕获弱信号，提高捕获灵敏度，增加参与定位的卫星数量，提高定位精度；快速搜索到较强的gps信号，同时，加快接收机冷启动时间。
图4为跟踪模块功能框图。所述导航硬件核单元包括捕获模块和跟踪模块；所述跟踪模块，用于接收所述载波频移和码相位数据，产生伪距和多普勒信息的动态更新和测量数据。
本实施例中的跟踪模块实现精捕获功能，采用软硬件协同设计，其硬件设计包括载波发生器单元、码发生器单元和相关运算单元；软件设计包括相干积分，c/a码相关运算，码鉴相器，载波鉴相器和卡尔曼环路滤波器。
图5为跟踪通道时分复用图。优选地，所述跟踪模块由2个独立的跟踪通道，时分复用成48个跟踪通道。
图6为图1芯片对某楼宇间的定位结果。由图中可以看出，我们的导航基带系统级芯片总共搜到9颗星，其中5颗星用于定位，可以接受载噪比为21的导航信号，由此可知其实测灵敏度>-150dbm。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。