一种软件优化检测波形输出的电路的制作方法

本发明涉及电能表压表工装的技术领域，特别涉及一种软件优化检测波形输出的电路的技术领域。

背景技术：

通过物理通断的旁路方式来实现被检设备的特殊波形，输入，输出为电流的完整的正弦波，需要测试波形时打开测试回路，关闭旁路回路，电流流经被检设备，再进入标准设备；到非测试波形时，关闭测试回路，打开旁路回路，电流不经过测试设备，直接流入标准设备。最后进入标准设备的仍然是完整的正弦波。由于高速开关有一定的响应时间，造成最后合成的正弦波即流经标准设备时，波形有一定的缺口畸变，这种缺口畸变无法通过硬件来弥补及改善。

技术实现要素：

本发明的目的就是解决现有技术中的问题，提供一种软件优化检测波形输出的电路，能够通过软件试验测试开关的响应时间，进而对高速开关的开启进行提前响应设置，达到几乎无缝响应衔接，从而弥补及改善缺口畸变的效果。

为实现上述目的，本发明提出了一种软件优化检测波形输出的电路，包括电流输入源、测试回路、旁路回路、被检设备和标准输出设备，所述测试回路和旁路回路的输入端均与电流输入源相连，所述测试回路和旁路回路的输出端均与标准输出设备相连，所述测试回路上设置有闭路开关1、高速开关1、响应测试回路1和被检设备，所述响应测试回路1上设置有电流发生器1、断流计时器1、同步感应器1和微处理器1，所述旁路回路上设置有闭路开关2、高速开关2和响应测试回路2，所述响应测试回路2上设置有电流发生器2、断流计时器2、同步感应器2和微处理器2。

作为优选，所述闭路开关1的输出端与测试响应回路1的输入端相连，所述高速开关1的输入端与测试响应回路1的输入端相连，所述高速开关1的输出端与响应测试回路1的输出端相连。

作为优选，所述闭路开关1与电流发生器1相连，当电流发生器1产生电流时，闭路开关1断开，当电流发生器1没有电流产生时，闭路开关1闭合。

作为优选，所述同步感应器1和同步感应器2相连，所述同步感应器1和微处理器1相连，所述同步感应器2和微处理器2相连。

作为优选，所述高速开关1上设置有辅助通断器1，所述辅助通断器1与微处理器1相连，所述微处理器1和断流计时器1相连，所述断流计时器1和电流发生器1相连，所述电流发生器1和微处理器1相连。

作为优选，所述辅助通断器1内设置有预存响应模块1；所述辅助通断器2内设置有预存响应模块2。

作为优选，所述闭路开关2的输出端与测试响应回路2的输入端相连，所述高速开关2的输入端与测试响应回路2的输入端相连，所述高速开关2的输出端与响应测试回路2的输出端相连。

作为优选，所述闭路开关2与电流发生器2相连，当电流发生器2产生电流时，闭路开关2断开，当电流发生器2没有电流产生时，闭路开关2闭合。

作为优选，所述高速开关2上设置有辅助通断器2，所述辅助通断器2与微处理器2相连，所述微处理器2和断流计时器2相连，所述断流计时器2和电流发生器2相连，所述电流发生器2和微处理器2相连。

本发明的有益效果：本发明的结构合理，闭路开关可以在排除外界电流干扰的情况下，通过响应测试回路对高速开关进行响应时间测试，电流发生器配合断流计时器可以测出高速开关断流响应过程中的耗费时间，配合微处理器和辅助通断器可以对高速开关的响应时间进行分析，并将分析结果存储在预存响应模块内，方便提升响应效率，不同回路上的同步感应器相连可以在电路替换时进行提前预告，进一步提升响应效率，通能够通过软件试验测试开关的响应时间，进而对高速开关的开启进行提前响应设置，达到几乎无缝响应衔接，从而弥补及改善缺口畸变的效果。

本发明的特征及优点将通过实施例结合附图进行详细说明。

【附图说明】

图1是本发明实施例一种软件优化检测波形输出的电路的结构示意图。

【具体实施方式】

参阅图1，本发明一种软件优化检测波形输出的电路，包括电流输入源、测试回路、旁路回路、被检设备和标准输出设备，所述测试回路和旁路回路的输入端均与电流输入源相连，所述测试回路和旁路回路的输出端均与标准输出设备相连，所述测试回路上设置有闭路开关1、高速开关1、响应测试回路1和被检设备，所述响应测试回路1上设置有电流发生器1、断流计时器1、同步感应器1和微处理器1，所述旁路回路上设置有闭路开关2、高速开关2和响应测试回路2，所述响应测试回路2上设置有电流发生器2、断流计时器2、同步感应器2和微处理器2，所述闭路开关1的输出端与测试响应回路1的输入端相连，所述高速开关1的输入端与测试响应回路1的输入端相连，所述高速开关1的输出端与响应测试回路1的输出端相连，所述闭路开关1与电流发生器1相连，当电流发生器1产生电流时，闭路开关1断开，当电流发生器1没有电流产生时，闭路开关1闭合，所述同步感应器1和同步感应器2相连，所述同步感应器1和微处理器1相连，所述同步感应器2和微处理器2相连，所述高速开关1上设置有辅助通断器1，所述辅助通断器1与微处理器1相连，所述微处理器1和断流计时器1相连，所述断流计时器1和电流发生器1相连，所述电流发生器1和微处理器1相连，所述辅助通断器1内设置有预存响应模块1；所述辅助通断器2内设置有预存响应模块2，所述闭路开关2的输出端与测试响应回路2的输入端相连，所述高速开关2的输入端与测试响应回路2的输入端相连，所述高速开关2的输出端与响应测试回路2的输出端相连，所述闭路开关2与电流发生器2相连，当电流发生器2产生电流时，闭路开关2断开，当电流发生器2没有电流产生时，闭路开关2闭合，所述高速开关2上设置有辅助通断器2，所述辅助通断器2与微处理器2相连，所述微处理器2和断流计时器2相连，所述断流计时器2和电流发生器2相连，所述电流发生器2和微处理器2相连。

本发明的结构合理，闭路开关可以在排除外界电流干扰的情况下，通过响应测试回路对高速开关进行响应时间测试，电流发生器配合断流计时器可以测出高速开关断流响应过程中的耗费时间，配合微处理器和辅助通断器可以对高速开关的响应时间进行分析，并将分析结果存储在预存响应模块内，方便提升响应效率，不同回路上的同步感应器相连可以在电路替换时进行提前预告，进一步提升响应效率，通能够通过软件试验测试开关的响应时间，进而对高速开关的开启进行提前响应设置，达到几乎无缝响应衔接，从而弥补及改善缺口畸变的效果。

上述实施例是对本发明的说明，不是对本发明的限定，任何对本发明简单变换后的方案均属于本发明的保护范围。

技术特征：

技术总结
本发明公开了一种软件优化检测波形输出的电路，包括电流输入源、测试回路、旁路回路、被检设备和标准输出设备，所述测试回路和旁路回路的输入端均与电流输入源相连，所述测试回路和旁路回路的输出端均与标准输出设备相连，所述测试回路上设置有闭路开关1、高速开关1、响应测试回路1和被检设备，所述响应测试回路1上设置有电流发生器1、断流计时器1、同步感应器1和微处理器1，所述旁路回路上设置有闭路开关2、高速开关2和响应测试回路2，能够通过软件试验测试开关的响应时间，进而对高速开关的开启进行提前响应设置，达到几乎无缝响应衔接，从而弥补及改善缺口畸变的效果。

技术研发人员：吴勇华;张国明;左苗峰;黄益峰;蒋勤峰;朱小弟
受保护的技术使用者：海盐新跃电器有限公司
技术研发日：2018.08.24
技术公布日：2018.12.18