专利名称：印刷电路板的差动电路构造及其制法的制作方法
技术领域：
本发明涉及一种印刷电路板的差动电路构造及其制法，用以提高印刷电路板的差动电路阻抗精确度、降低外界电磁波的干扰、以及节省印刷电路板空间。
印刷电路板(Printed Circuit Board)，简称PCB，为覆有传导电路的高分子复合材料基板，它的功能为提供完成第一层级构装的元件与其它必需的电子电路零件接合的基础，以组成一具特定功能的模块或成品。由于印刷电路板无需用绝缘线(Insulated Wire)来相互连接，而是利用基板(substrate)作为元件和导线的支架，不仅可以减少电路所占的空间，又可以消除一般手焊线路容易产生的错误，再加上易于利用机械生产，因此广为电子工业所采用。
近年来由于电子技术与相关科技的进步，以及为使电子产品体积缩小的需求，印刷电路板从早期简单的单面布线、双面布线，演化到现今朝复杂的多层布线方向发展。然而，由于印刷电路板主要是用以布设电子元件所需的导线，使在与电子元件组合后，能产生应有的功能，当印刷电路板的体积缩小时，势必将造成印刷电路板上的电子元件密度相对提高，造成严重的电磁干扰(Electro-Magnetic Interference，EMI)效应，进而妨碍印刷电路板本身或周围其他电子元件的功能，造成重大的损失，因此，在印刷电路板走向高密度布线、薄形、细线小孔的发展趋势之时，其设计与制造仍需不断朝降低干扰与提高精确度等方向发展。
传统的印刷电路板的差动电路构造如
图1所示，是由并列于单一绝缘基板10上的一铜迹线对11、12所组成，此种构造虽然可同时达到单向以及差动电路阻抗的要求，但是印刷电路板上的铜迹线(trace)宽度对阻抗有相当大的影响力，也即此种印刷电路板的阻抗对铜迹线宽度的敏感度很高，在目前铜迹线宽度尚无法做到完全相同之时，其生产出来的品质便大打折扣；且此种构造由于采用并列方式配线(layout)，因此非常占用印刷电路板体积；且由于在最外层以并列方式配线，铜迹线对表面并未有其余绝缘介质包覆，因此非常容易受外界电磁波干扰，而造成信号不稳。
有监于此，本发明的目的在于提供一种印刷电路板的差动电路构造及其制法，其不同于公知的印刷电路板的差动电路构造，用以提高印刷电路板的差动电路阻抗精确度、节省印刷电路板空间、以及降低外界电磁波的干扰。
为实现上述的目的，本发明所公开的印刷电路板的差动电路构造，包括有一上层绝缘基板(upper layer substrate)；一下层绝缘基板(bottomlayer substrate)；以及一绝缘多层板，接合于上层绝缘基板与下层绝缘基板间，其正面设置有一上层铜迹线，其背面设置有一下层铜迹线；其中，上层铜迹线是与下层铜迹线平行且彼此对齐。
为制得上述印刷电路板的差动电路构造，本发明也公开一种印刷电路板的差动电路制法，是利用压合方式将经过电镀及蚀刻的各层电路板重叠起来，其至少包含下列步骤提供一正面电镀有铜箔的上层绝缘基板；提供一正面电镀有铜箔的下层绝缘基板；提供一双面均电镀有铜箔的绝缘多层板；在此绝缘多层板的正面形成一上层铜迹线；在此绝缘多层板的背面形成一平行于上层铜迹线的下层铜迹线；平行置放绝缘多层板在上层绝缘基板与下层绝缘基板的背面间；以及将上层绝缘基板、绝缘多层板、以及下层绝缘基板压合成一印刷电路板。
下面结合实施例所示附图，对本发明作进一步详细说明。
图1为公知的印刷电路板的差动电路构造示意图；图2为本发明的印刷电路板的差动电路构造示意图3为图2在III方向的断面构造图；图4为本发明的双面均电镀有铜箔的绝缘多层板的构造示意图；图5为本发明的制得上层铜迹线与下层铜迹线的绝缘多层板的构造示意图；以及图6为本发明的印刷电路板的差动电路构造的压合结构示意图。
本发明所公开的印刷电路板的差动电路构造，请参考图2和图3所示。此印刷电路板的差动电路构造包括有一上层绝缘基板20，其正面电镀有一铜箔50a；一下层绝缘基板30，其背面电镀有一铜箔50b；以及一绝缘多层板40，接合于上层绝缘基板20与下层绝缘基板30的背面间，其正面设置有一上层铜迹线41，其背面设置有一平行于上层铜迹线41的下层铜迹线42。其中，上层铜迹线41与下层铜迹线42相互对齐，且上层铜迹线41与下层铜迹线42的宽度、长度、厚度均相等。
关于本发明所公开的印刷电路板的差动电路制法，可参考图4、图5和图6所示，是利用压合方式将经过电镀及蚀刻的各层电路板重叠起来，其步骤包括提供一正面电镀有铜箔50a的上层绝缘基板20；提供一背面电镀有铜箔50b的下层绝缘基板30；提供一正、背面分别电镀有铜箔50c、50d的绝缘多层板40(见图4)；依据上层铜迹线41与下层铜迹线42的电路图分别在绝缘多层板40的正面与背面铜箔50c、50d上形成一抗蚀遮罩，利用蚀刻液蚀刻绝缘多层板40的正面与背面中未受抗蚀遮罩覆盖的铜箔，去除上层绝缘多层板40的正面与背面中剩余的抗蚀遮罩而制得上层铜迹线41与下层铜迹线42(见图5)；平行置放绝缘多层板40于上层绝缘基板20与下层绝缘基板30的背面间(见图6)；借助压床的加温，降低上层绝缘基板20以及下层绝缘基板30的黏度，使上层绝缘基板20以及下层绝缘基板30可自由流动，再通过缓慢加压手段，将绝缘多层板40与上层绝缘基板20以及下层绝缘基板30内剩余的空气排出，使绝缘多层板40与上层绝缘基板20以及下层绝缘基板30完全密合，最后持续加压及加温，使上层绝缘基板20、绝缘多层板40、以及下层绝缘基板30固化成为一印刷电路板(如图2和图3所示)。
由于本发明所公开的技术，是利用压合方式将经过电镀及蚀刻的各层电路板重叠起来，形成近似于多层板的构造，此种叠构不仅可同时达到单向及差动电路阻抗的要求，且由于上层铜迹线41与下层铜迹线42是用以供两个电压及电流变化方向均相反的讯号同时输入，因此彼此间的电磁效应可互相抵消，造成阻抗对铜迹线宽度的敏感度很低，也即当上层铜迹线41与下层铜迹线42因制造过程使得宽度略有不同时，电路阻抗也不至受到太大影响，适合用于大量生产的品质控制；其中，本发明所公开的印刷电路板的差动电路构造的阻抗特性可计算如下Zo≈60Erln(4h0.67π(0.8w+t))OHM]]>Zdiff≈2×Zo(1-0.347e-2.9sh)OHM]]>其中，Z0为单向电路阻抗；Zdiff为差动电路阻抗；w为上层铜迹线41以及下层铜迹线42的宽度；t为上层铜迹线41以及下层铜迹线42的厚度；h为介电质厚度；s为上层铜迹线41与下层铜迹线42间的距离；Er为介电质的介电常数。
与下述公知的印刷电路板的差动电路构造的阻抗特性相较，可证实本发明所公开的差动电路构造阻抗对铜迹线宽度的敏感度较小。Zo≈600.475Er+0.67ln(4h0.67(0.8w+t))OHM]]>Zdiff≈2×Zo(1-0.48e0.96sh)OHM]]>其中，Z0为单向电路阻抗；Zdiff为差动电路阻抗；w为铜迹线11以及铜迹线12的宽度；t为铜迹线11以及铜迹线12的厚度；h为绝缘基板10的厚度；s为铜迹线11与铜迹线12间的距离；Er为绝缘基板10的介电常数。
此外，由于配线夹在上层绝缘基板20以及下层绝缘基板30之间，其间还以绝缘多层板40隔开，因此不易被外界电磁波所干扰；再加上此种配线法采双层走线方式，一方面可节省印刷电路板的空间，另一方面因其厚度增加，更可增强此印刷电路板的强度，以符合小型计算机系统接口(Small ComputerSystem Interface，SCSI)的强度要求。
虽然本发明以前述的较佳实施例公开如上，但其并非用以限定本发明，任何本专业领域内的普通技术人员，在不脱离本发明的构思和范围内，当可作适当的更动与润饰，因此本发明的保护范围当视权利要求所界定的保护范围为准。
权利要求
1.一种印刷电路板的差动电路构造，用以供两个电压及电流变化方向均相反的讯号同时输入，其特征是包括一上层绝缘基板；一下层绝缘基板；以及一绝缘多层板，接合于该上层绝缘基板与该下层绝缘基板间，其正面设置有一上层铜迹线，其背面设置有一平行于该上层铜迹线的下层铜迹线。
2.如权利要求1所述的印刷电路板的差动电路构造，其特征是该上层铜迹线与该下层铜迹线相互对齐。
3.如权利要求1所述的印刷电路板的差动电路构造，其特征是该上层铜迹线与该下层铜迹线的宽度相等。
4.如权利要求1所述的印刷电路板的差动电路构造，其特征是该上层铜迹线与该下层铜迹线的长度相等。
5.如权利要求1所述的印刷电路板的差动电路构造，其特征是该上层铜迹线与该下层铜迹线的厚度相等。
6.如权利要求1所述的印刷电路板的差动电路构造，其特征是该上层绝缘基板未与该绝缘多层板接合的表面电镀有一铜箔。
7.如权利要求1所述的印刷电路板的差动电路构造，其特征是该下层绝缘基板未与该绝缘多层板接合的表面电镀有一铜箔。
8.一种印刷电路板的差动电路制法，是利用压合方式将经过电镀及蚀刻的各层电路板重叠起来，其特征是至少包含下列步骤提供一正面电镀有铜箔的上层绝缘基板；提供一背面电镀有铜箔的下层绝缘基板；提供一双面均电镀有铜箔的绝缘多层板；在该绝缘多层板的正面形成一上层铜迹线；在该绝缘多层板的背面形成一平行于该上层铜迹线的下层铜迹线；平行置放该绝缘多层板于该上层绝缘基板与该下层绝缘基板的背面间；以及将该上层绝缘基板、该绝缘多层板、以及该下层绝缘基板压合成一印刷电路板。
9.如权利要求8所述的印刷电路板的差动电路制法，其特征是形成该上层铜迹线与该下层铜迹线的步骤包括依据该上层铜迹线与该下层铜迹线的电路图分别于该绝缘多层板的正面与背面铜箔上形成一抗蚀遮罩；利用蚀刻液蚀刻该绝缘多层板的正面与背面中未受抗蚀遮罩覆盖的铜箔；以及去除该绝缘多层板的正面及背面中未被蚀刻的抗蚀遮罩以制得该上层铜迹线与该下层铜迹线。
10.如权利要求8所述的印刷电路板的差动电路制法，其特征是压合该上层绝缘基板、该绝缘多层板、以及该下层绝缘基板的步骤包括借助压床的加温，降低该上层绝缘基板以及该下层绝缘基板的黏度，使该上层绝缘基板以及该下层绝缘基板可自由流动；通过缓慢加压手段，将该绝缘多层板与该上层绝缘基板以及该下层绝缘基板间剩余的空气排出，达到完全密合状态；以及持续加压及加温，使该上层绝缘基板、该绝缘多层板、以及该下层绝缘基板固化成一印刷电路板。
11.如权利要求8所述的印刷电路板的差动电路制法，其特征是该上层铜迹线与该下层铜迹线相互对齐。
12.如权利要求8所述的印刷电路板的差动电路制法，其特征是该上层铜迹线与该下层铜迹线的宽度相等。
13.如权利要求8所述的印刷电路板的差动电路制法，其特征是该上层铜迹线与该下层铜迹线的长度相等。
14.如权利要求8所述的印刷电路板的差动电路制法，其特征是该上层铜迹线与该下层铜迹线的厚度相等。
全文摘要
一种印刷电路板的差动电路构造及其制法,包括上下两层绝缘基板;以及接合于这两层绝缘基板间的绝缘多层板,其正面设置有上层铜迹线,其背面设置有平行于上层铜迹线的下层铜迹线。不仅可同时达到单向及差动电路阻抗的要求,且阻抗对铜迹线宽度的敏感度很低;此外,不易被外界电磁波所干扰;由于配线法采双层走线方式,既可节省印刷电路板的空间,还因其厚度增加,可增强此印刷电路板的强度,以符合小型计算机系统接口的强度要求。
文档编号H05K3/46GK1355665SQ00133640
公开日2002年6月26日 申请日期2000年11月30日 优先权日2000年11月30日
发明者李俊良 申请人:英业达股份有限公司