专利名称：接收电路、差动信号接收电路、接口电路及电子设备的制作方法
技术领域：
本发明涉及接收电路、差动信号接收电路、接口电路及电子设备。
背景技术：
近年，作为以降低EMI(Electro Magnet Interference电磁干扰)噪音等为目的的接口，LVDS(Low Voltage Differntial Signaling低压差动信号传输技术)等的高速串行传输接口倍受关注。在这种高速串行传输接口中，例如发送电路通过差动信号(DifferentialSignals)发送串行化数据，接收电路差动放大差动信号，从而实现数据传输。
因此，接收电路包括用于放大构成差动信号的各信号的差动放大电路。而且，通过放大上述各信号的电压和偏置电压之间的差分电压，检测出发生微小变化的各信号。
但是，在现有的接收电路的差动放大电路中，一旦确定传输介质的电位后，与其电位对应的偏置电压也被唯一确定。因此，为了向接收电路施加稳定的偏置电压，而使偏置电压为恒压发生电路中发生的电压。这种恒压发生电路的构成，公开在例如专利文献1至专利文献3中。
专利文献1特开平5-143181号公报专利文献2特开平5-191167号公报专利文献3特开平5-191168号公报但是，为了保证差动放大电路的电源电压范围，同时考虑到差动放大电路的构成元件的制造偏差，从而较高地设置偏置电压。即，提高偏置电压，并提高构成差动放大电路的金属氧化膜半导体(Metal Oxide Semiconductor金属氧化物半导体，下面简称为MOS)晶体管的电流驱动能力。因此，很难使差动放大电路在更低电压下动作，因而出现不能实现需要传输微振幅的信号的、更高速的数据输送的情况。
这样，即使提供稳定的恒电压作为放大接收信号的差动放大电路的偏置电压，也随着对高速信号传输的要求，必然产生差动放大电路的动作裕度的问题。因此，为实现高速信号传输，如何减小差动放大电路的动作裕度变得很重要。
而且，上述的问题不仅是差动信号的高速信号传输的问题，也是单端信号的高速的信号传输的问题。
发明内容
鉴于上述的缺陷，本发明的目的在于提供可以以低电压动作实现高速的信号接收的接收电路、差动信号接收电路、接口电路及电子设置。
为解决上述问题，本发明是通过信号线与对方发送电路连接，基于流经所述信号线的电流接收信号的接收电路，其包括电流电压转换电路，用于将流经所述信号线的所述电流转换为电压；电源电路，基本偏置电压和与所述信号线连接的节点的电压，调整流经所述信号线的电流；以及偏置电压发生电路，用于输出所述偏置电压，所述偏置电压与所述电源电路的特性联动并被调整。
根据本发明，不需要基于电位固定的偏置电压和信号线的电压调整流经信号线的电流。因此，在例如由制造时的工序变化等引起的电源电路的构成元件的特性(例如晶体管的电流驱动能力)与设计时的不同时，偏置电压发生电路可以产生已调整其电位的偏置电压。此时，信号线的电位也发生变化，但即使更低的信号线的电位，因为电源电路可以检测信号并调整流经信号线的电流，所以即便电源电路的构成元件的特性发生改变，通过提供与其变化对应的偏置电压，从而也可以不用设置较大的裕度(margin)电位而使电源电路动作。由此，可维持电源电路的高速，检测出更低电位的信号线中的信号。
而且，在本发明所涉及的接收电路中，所述电源电路包括第一电流调整晶体管，与所述节点和所述电流电压转换电路连接；以及第一及第二差动晶体管，构成差动对，其各漏极电流被控制，所述第一差动晶体管，其栅极与所述节点连接，而且其漏极与所述第一电流调整晶体管的栅极连接，在所述第二差动晶体管的栅极上供给所述偏置电压，也可以根据所述第一或第二差动晶体管的漏极电流产生所述偏置电压。
根据本发明，因为信号线和输出输出电压的输出节点可以分离，所以可以减少驱动发送电路的信号线的容量。因此，可以减少应当驱动发送电路的容量。而且，可以减小信号线的信号的振幅，并高速地检测出信号的变化。
而且，在本发明所涉及的接收电路中，所述偏置电压发生电路包括与所述第二差动晶体管的导电型相同的导电型的偏置电压发生晶体管，所述偏置电压发生晶体管的栅极和漏极与所述第二差动晶体管的栅极连接。
而且，在本发明所涉及的接收电路中，所述偏置电压发生晶体管与所述第一及第二差动晶体管形成在相同基板上，根据所述第一及第二差动晶体管的漏极电流调整所述偏置电压发生晶体管的漏极电流。
而且，根据本发明的接收电路，所述电源电路包括调整所述第一及第二差动晶体管的各漏极电流的和的第二电流调整晶体管，所述偏置电压发生电路包括用于产生与所述偏置电压发生晶体管的漏极电流成比例的电流的第三电流调整晶体管，在所述第三电流调整晶体管的栅极上提供与所述第二电流调整晶体管的栅极电压相同的电压。
而且，在根据本发明的接收电路中，所述偏置电压发生电路包括偏置电压发生晶体管，所述偏置电压发生晶体管的导电型与所述第二差动晶体管的导电型相同；以及电流调整晶体管，调整所述偏置电压发生晶体管的漏极电流。
根据上述任一方面的发明，可以将根据电源电路的第一及第二差动晶体管的制造偏差的电流驱动能力的变化和根据偏置电压发生电路的各晶体管的制造偏差的电流驱动能力的变化相对应。因此，可以更正确地调整偏置电压的电位。因此，对于偏置电压可以省略裕度电位(margin potential，也可称作余量电位)或只设置更小的裕度电位就可以。
而且，根据本发明的差动信号接收电路，包括第一接收电路，连接在构成由发送电路电流驱动的差动信号线的第一信号线上；第二接收电路，连接在构成所述差动信号线的第二信号线上；以及比较器，基于所述第一及第二接收电路的输出，输出输出信号，所述第一及第二接收电路的至少一个是上述任一项所述的接收电路。
而且，根据本发明的差动信号接收电路，所述第一及第二接收电路是上述任一项所述的接收电路，所述比较器对由所述第一接收电路的电流电压转换电路转换的电压和由所述第二接收电路的电流电压转换电路转换的电压进行比较，输出所述输出信号。
根据上述的发明，可以提供以低电压动作实现高速接收差动信号的差动信号接收电路。
而且，本发明还涉及接口电路，所述接口电路包括上述任一项所述的接收电路，通过所述接收信号线连接在电流驱动接收信号线的对方装置的发送电路上；以及发送电路，通过发送信号线连接在对方装置的接收电路上，并电流驱动所述发送信号线。
根据上述发明，可以提供包括差动信号接收电路的接口电路，该差动信号接收电路以低电压动作实现高速的差动信号的收发。
此外，本发明还涉及这样一种接口电路，包括上述的差动信号接收电路，通过所述第一信号线，连接在电流驱动第一信号线的对方装置的差动信号发送电路上，上述第一信号线构成差动信号线；以及差动信号发送电路，通过构成所述差动信号线的第二信号线连接在对方装置的差动信号接收电路，并电流驱动所述第二信号线。
本发明还涉及电子设备，包括上述的接口电路；以及通信装置、处理器、摄像装置、及显示装置中的至少一个。
根据本发明，可以提供以低电压动作实现高速的信号的收发的接口电路的电子设备。
图1是根据本实施例的单端信号的接口电路的构成概略示意图。
图2是根据本实施例的接收电路的构成概略示意图。
图3(A)是产生作为比较例的偏置电压Vb的电路的一例的示意图。图3(B)是接收电路的动作电源电压的说明图。
图4是图2的接收电路的第一构成例的电路图。
图5是图4的接收电路的动作例的时序图。
图6是图2的接收电路的第二构成例的电路图。
图7是图2的接收电路的第三构成例的电路图。
图8是本实施例的差动信号的接口电路的构成的概略示意图。
图9是本实施例的差动信号接收电路的构成的概略示意图。
图10是图9的差动信号接收电路的第一构成例的电路图。
图11是图10的差动信号接收电路的动作例的时序图。
图12是图9的差动信号接收电路的第二构成例的电路图。
图13是图9的差动信号接收电路的第三构成例的电路图。
图14是本实施例的电子设备的构成例的框图。
具体实施例方式
下面，参照附图详细说明本发明的实施例。此外，下面说明的实施例不是对记载在权利要求的范围内的本发明的内容不当的限定。而且下面说明的构成的全部未必是构成本发明的必要要件。
下面所述的本实施例中的接收电路适用于单端信号的接收电路或差动信号的接收电路。
1.单端信号的接口电路1.1接口电路图1示出了本实施例中单端信号的接口电路的构成概略。此外，在本实施例中，主机装置10是供给时钟信号的一端，目标装置30是将供给的时钟信号作为系统时钟信号使用并动作的一端。
在图1中，DTO是主机装置10(广义上为装置)向目标装置30(广义上为装置)输出的数据(OUT数据)。CLK是主机装置10向目标装置30供给的时钟信号。主机装置10与CLK的边沿(上升沿、下降沿)同步输出DTO。因此，目标装置30可以使用CLK采样并捕获DTO。而且，在图1中，目标装置30基于从主机装置10提供来的时钟信号CLK进行动作。即，CLK是目标装置30的系统时钟信号。因此，在装置10中设置PLL(Phase Locked Loop锁相环路)电路12(广义上为时钟信号生成电路)，而不在目标装置30中设置PLL电路。
DTI是目标装置30向主机装置10输出的数据(IN数据)。STB是目标装置30向主机装置10供给的选通信号(广义上为时钟信号)。目标装置30基于从主机装置10供给的CLK生成STB并输出。而且，目标装置30与STB的边沿(上升沿、下降沿)同步，输出DTI。因此，主机装置10可以使用STB采样并捕获DTI。
发送电路(驱动器电路)通过电流驱动与DTO、CLK、DTI、STB分别对应的的信号线(广义上为串行信号线)，分别发送DTO、CLK、DTI、STB。
主机装置10的接口电路20包括OUT传输用(广义上为数据传输用)发送电路22、、时钟信号传输用发送电路24、IN传输用(广义上为数据传输用)接收电路26、以及选通信号传输用(广义上为时钟信号传输用)接收电路28。目标装置30的接口电路40包括OUT传输用接收电路42、时钟信号传输用接收电路44、以及IN传输用发送电路46、选通信号传输用发送电路48。此外，其结构也可以不包括这些电路模块中的一部分。
OUT传输用发送电路22、时钟信号传输用发送电路24分别通过电流驱动DTO、CLK的信号线而发送DTO、CLK。OUT传输用接收电路42、时钟信号传输用接收电路44分别基于流经DTO、CLK的信号线的电流而进行电流电压转换，通过进行由电流电压转换而得到的电压和偏置电压的比较处理(差动放大处理)，可以检测并接收DTO、CLK。
IN传输用发送电路46、选通信号传输用发送电路48通过分别电流驱动DTI、STB的信号线而发送DTI、STB。IN传输用接收电路26、选通信号传输用接收电路28分别基于流经DTI、STB的信号线的电流，进行电流电压转换，通过进行由电流电压转换而得到的电压和偏置电压的比较处理(差动放大处理)，而接收DTI、STB。
这样，接口电路可以包括接收电路，通过接收信号线与用于电流驱动接收信号线的对方装置的发送电路连接；以及发送电路，通过发送信号线与对方装置的接收电路连接，并电流驱动发送信号线。在图1所示的接口电路20、40中，包括两个发送电路及两个接收电路。
1.2接收电路图2示出了本实施例中接收电路的构成概略。作为图1的IN输送用接收电路26、选通信号输送用接收电路28、OUT传输用接收电路42及时钟信号输送用接收电路44，可以采用图2的接收电路。
发送电路200通过作为传输介质的信号线250与接收电路100连接。发送电路200包括电流驱动电路210。电流驱动电路210基于与发送数据对应的输入电压Vin，电流驱动信号线250。由发送电路200向信号线250传输单端信号。作为图1的OUT传输用发送电路22、时钟信号传输用发送电路24、IN传输用发送电路46及选通信号传输用发送电路48，可以采用发送电路200。
接收电路100与由这种发送电路200电流驱动的信号线250连接。接收电路100包括电源电路140、电流电压转换电路120、以及偏置电压发生电路130。电源电路140可以包括差动放大电路110。此时，差动放大电路110放大信号线250的电压和偏置电压Vb的差分电压。此处，为防止信号线250的传输信号的反射，接收电路100的电源电路140通过阻抗匹配电阻R连接在信号线250上，这种阻抗匹配电阻R具有与信号线250的特性阻抗相同的阻抗，可设置在例如接收电路100的外部。
电源电路140基于来自偏置电压发生电路130的偏置电压Vb和与信号线250连接的节点NDX的电压，调整流经信号线250的电流。更具体地说，电源电路140根据节点NDX的电压和偏置电压Vb之间的差分，调整信号线250的电流。
电流电压转换电路120将由发送电路200的电流驱动电路210驱动，并流经信号线250的电流转换为电压。电流电压转换电路120的输出为与接收结果对应的输出电压Vout。
偏置电压发生电路130产生偏置电压Vb。更具体地说，偏置电压发生电路130输出偏置电压Vb，该偏置电压Vb与电源电路140的特性(作为电源电路140(差动放大电路等)的构成元件的MOS晶体管的特性(静态特性))联动并被调整。该偏置电压发生电路130可以产生其电位可调的偏置电压。
这样，在本实施例中，基于其电位被固定的偏置电压和信号线250的电压可以不进行不需要的电流调整。因此，例如由于制造时的工序变动等引起的构成电源电路140的MOS晶体管的电流驱动能力与设计时不同时，偏置电压发生电路130可以产生已调整了电位的偏置电压Vb。此时，信号线250的传输介质电位也发生变化，但电源电路140即使在更低的传输介质电位下也可以检测信号。当设晶体管的沟道宽为W，沟道长为L时，该晶体管的电流驱动能力可以表示为W/L。
图3(A)及图3(B)表示接收电路的动作电源电压的说明图。
如图3(B)所示，接收电路100的动作电源电压是高电位侧电源电压VDD和低电位侧电源电压VEE之间的电压。例如，作为信号线250的传输介质电位的范围的传输介质电位范围VR，利用以给定电位为基准上下振荡的信号的峰值来确定。
因为在这种传输介质电位范围VR内，检测出电位发生变化的信号，所以向差动放大电路提供考虑了该构成元件的制造偏差的偏置电压Vb。图3(A)是将高电位侧电源电压VDD和低电位侧电源电压VEE之间的电压通过两个固定电路分割，从而生成偏置电压Vb的、作为比较例的电路图。当传输介质电位范围VR由高电位侧边界电位VRu和低电位侧边界电位VRd规定时，偏置电压Vb设置为只比高电位侧边界电位VRu高裕度电位Vm的电压。
这样，即使由于制造工序等的变化而引起构成差动放大电路MOS晶体管的电流驱动能力降低时，也可以检测出在规定的传输介质电位范围VR内变化的信号。
但是，在上述动作电源电压内需要裕度电位Vm，所以往往有例如高电位侧电源电压VDD和偏置电压Vb之间的裕度减小，差动放大电路不能维持高速的情况。因此，通过寄存器值的设定或熔丝断路等，可以可变地设置偏置电压Vb。但需要用于设定的工时。
与此相对，根据本实施例，即使制造工序等引起构成电源电路140的MOS晶体管的电流驱动能力发生变化，但通过提供与该变化对应的偏置电压Vb，不必设置较大的裕度电位Vm，就可使电源电路140动作。因此，可维持电源电路140的电流调整的高速性，并可检测出更低电位的传输介质电位范围VR内的信号。
这样，本实施例的接收电路可以采用各种构成。
1.3第一构成例图4示出图2的接收电路的第一构成例的电路图。
此外，在图4中，与图2的发送电路200的构成例的电路图对应表示。而且，在图4中，与图2相同的部分标注了相同的标记，并适当省略说明。
发送电路200包括N型(广义上为第二导电型)的MOS晶体管(下面，简称晶体管)QS1、QS2。晶体管QS1、QS2的漏极与信号线250连接。输入电压Vin由反相电路INV1、INV2进行缓冲。反相电路INV2的输出电压被提供到晶体管QS1的栅极。反相电路INV1的输出电压被提供到晶体管QS2的栅极。
在晶体管QS1的源极设置有用于使电流IH流动的电流源CS1。该电流源CS1可由N型MOS晶体管构成，该N型MOS晶体管的漏极与晶体管QS1的源极连接，且在其源极上提供低电位侧电源电压VEE，在其栅极上提供规定的电压。
在晶体管QS2的源极上设置有用于使小于电流IH的电流IL流动的电流源CS2。该电流源CS2可以由N型MOS晶体管构成，该N型MOS晶体管的漏极与晶体管QS2的源极连接，且在其源极上提供低电位侧电源电压VEE，在其栅极上提供规定的电压。
其结果，在发送电路200的输入电压Vin为与逻辑电平“H”对应的高电位侧电源电压时，晶体管QS1处于导通状态，晶体管QS2处于截止状态，可以通过信号线250导入电流IH(电流驱动信号线250)。而且发送电路200的输入电压Vin为与逻辑电平“L”对应的低电位侧电源电压时，晶体管QS1处于截止状态，晶体管QS2处于导通状态，可以通过信号线250导入电流IL(电流驱动信号线250)。
阻抗匹配电阻R的一端连接信号线250，阻抗匹配电阻R的另一端连接在接收电路100的电源电路140上。更具体地说，阻抗匹配电阻R的另一端连接在电源电路140的差动放大电路110上。
电源电路140的差动放大电路110包括构成差动对的N型MOS晶体管QR11、QR12(第一及第二差动晶体管)。晶体管QR11、QR12的源极相互连接，各晶体管的漏极电流的和为固定值。基于信号线250的电压(在图4中，晶体管QR1的源极电压、阻抗匹配电阻R的另一端的电压)栅控晶体管QR11。输出晶体管QR11的漏极电压作为差动放大电路110的输出电压，在晶体管QR1的栅极上供给该输出电压。基于偏置电压Vb栅控晶体管QR12。
并且，电源电路140包括N型MOS晶体管QR1(第一电流调整晶体管)。基于差动放大电路110的输出电压栅控晶体管QR1。即，在晶体管QR1的栅极上供给差动放大电路110的输出电压，在源极上连接信号线250(或接口匹配电阻R的另一端)，基于该输出电压控制晶体管QR1的漏极电流。使接口匹配电阻R的另一端的电压为信号线250的电压。
通过设置该晶体管QR1，可以分离信号线250和输出输出电压Vout的输出节点，从而减少发送电路200驱动的信号线250的容量。因此，可以减少发送电路200应当驱动的容量。而且，可以减小信号线250的信号的振幅，可高速地检测信号的波动。
而且，电流电压转换电路120将与晶体管QR1的漏极电流对应的电压作为输出电压Vout输出。该输出电压Vout是晶体管QR1的漏极电压。
该电流电压转换电路120还可以包括作为负载元件的P型(广义上为第一导电型)的MOS晶体管QR2。在晶体管QR2的源极上供给高电位侧电源电压VDD，晶体管QR2的栅极及漏极与晶体管QR1的漏极连接。因此，电流电压转换电路120将基于差动放大电路110的输出电压产生的电流作为负载元件、即晶体管QR2的漏极电流提供，从而可以转换为与基于差动放大电路110的输出电压而产生的电流对应的电压。
而且，偏置电压发生电路130产生与晶体管QR12的漏极电流对应的电压作为偏置电压Vb。
即，在接收电路110中，晶体管QR11、QR12(第一及第二差动晶体管)构成差动对，其各漏极电流受到控制。而且，晶体管QR11(第一差动晶体管)的栅极与节点NDX连接的同时，其漏极与晶体管QR1(第一电流调整晶体管)的栅极连接。在晶体管QR12(第二差动晶体管)的栅极上提供偏置电压Vb。晶体管QR1与节点NDX和电流电压转换电路120连接。偏置电压发生电路130根据晶体管QR11、QR12的至少一个(第一及第二差动晶体管)的漏极电流产生偏置电压Vb。
由此，根据晶体管QR12的电流驱动能力可以产生偏置电压Vb的电位，所以构成差动对的晶体管QR11的漏极电流也产生变化，其结果，可以使晶体管QR11的漏极电压发生变化。因此，为使差动放大电路110高速动作，不需要在偏置电压Vb上设置裕度电位Vm，或可设置更小裕度电位Vm。
而且，偏置电压发生电路130可以包括MOS晶体管QR20(第一偏置电压发生晶体管)，该MOS晶体管QR20的栅极和漏极连接，导电型与晶体管QR12(第二差动晶体管)的导电型(N型)相同。而且，作为晶体管QR20的漏极电流，当流经与晶体管QR11或晶体管QR12(第一或第二差动晶体管)的漏极电流对应的电流时，晶体管QR20的栅极电压作为偏置电压Vb而产生。即，晶体管QR20与晶体管QR11、QR12形成在相同的基板上。而且，根据晶体管QR11、QR12的至少一个的漏极电流调整晶体管QR20的漏极电流。
这样一来，晶体管QR12的制造偏差与晶体管QR20的制造偏差相同，所以晶体管QR12的电流驱动能力的变化可以与晶体管QR20的电流驱动能力的变化相同。其结果，可以根据晶体管QR12的电流驱动能力调整偏置电压Vb的电位。
而且，更具体地说，差动放大电路110可进一步包括产生作为晶体管QR11、QR12的漏极电流的和的电流(调整)的N型MOS晶体管QR13(第二电流调整晶体管)。在晶体管QR13的栅极上提供规定的基准电压Va。而且，偏置电压发生电路130可以进一步包括N型MOS晶体管QR21(第二偏置电压发生晶体管)，在该N型MOS晶体管QR21的栅极上提供晶体管QR20(第一偏置电压发生晶体管)的栅极电压。而且，差动放大电路110包括电流镜电路CM1。电流镜电路CM1包括P型MOS晶体管QCM1、QCM2，晶体管QCM1、QCM2的栅极相互连接。晶体管QCM1的漏极与晶体管QR11的漏极连接。晶体管QCM2的漏极与晶体管QCM2的栅极和晶体管QR12的漏极连接。
而且，在将并列设置的晶体管QR11、QR12(第一及第二差动晶体管)的电流驱动能力的和设为DD、晶体管QR13(第二电流调整晶体管)的电流驱动能力设为ID、晶体管QR20(第一偏置电压发生晶体管)的电流驱动能力设为BD1、晶体管QR21(第二偏置电压发生晶体管)的电流驱动能力设为BD2时，优选设置DD/ID与BD1/BD2相同。
这样，根据差动放大电路110的晶体管QR11、QR12、QR13的制造偏差的电流驱动能力的变化可以和根据偏置电压发生电路130的晶体管的QR20、QR21的制造偏差的电流驱动能力的变化相对应。因此，更正确地说，可以根据晶体管QR12的电流驱动能力调整偏置电压Vb的电位。
此外，在偏置电压发生电路130中，将在栅极上供给基准电压Va作为栅极电压的N型MOS晶体管QR30(第三电流调整晶体管)所产生的电流经过电流镜电路CM2生成为晶体管QR20、QR21的漏极电流。即，通过晶体管QR30产生与差动放大电路110的晶体管QR13产生的电流成比例的电流。即，在晶体管QR30的栅极上提供与晶体管QR13的栅极电压相同的电压，使晶体管QR30产生与晶体管QR20的漏极电流成比例的电流。在此，晶体管QR20(第一偏置电压发生晶体管)的漏极电流可以是晶体管QR30的漏极电流的C(C为正实数)倍的电流。即使这样，也可根据晶体管QR12的电流驱动能力，调整偏置电压Vb。
图5示出图4的接收电路100的动作例的时序图。
在图5中，示出了输入电压Vin、发送电路200的反相器INV2的输出的节点ND1的电压、接收电路100的输入端的节点ND2的电压、作为晶体管QR1的栅极的节点ND3的电压、以及输出电压Vout的变化。
输入电压Vin变化为与逻辑电平“H”对应的高电位侧电源电压后，节点ND1的电压也变化为高电位侧电源电压。由此，如上所述，晶体管QS1设定为导通状态，通过信号线250传导电流IH。
而且，节点ND2的电压与给定的传输介质的基准电位相比只上升振幅大小。由此，差动放大电路110的晶体管QR11的阻抗下降，节点ND3的电压下降。因此，晶体管QR1的阻抗增大，晶体管QR1的漏电流减小，输出电压Vout的电位增高。
与此相对，输入电压Vin变化为与逻辑电平“L”对应的低电位侧电源电压后，节点ND1的电压也变化为低电位侧电源电压。由此，如上所述，晶体管QS2设定为导通状态，通过信号线250传导电流IL。
而且，节点ND2的电压与给定的传输介质的基准电位相比只下降振幅大小。由此，差动放大电路110的晶体管QR11的阻抗增大，节点ND3的电压上升。因此，晶体管QR1的阻抗下降，晶体管QR1的漏电流增大，输出电压Vout的电位降低。
1.4第二构成例在图4所示的第一构成例的偏置电压发生电路130中，为产生偏置电压Vb而设置晶体管QR20、QR21，但并不限定于此。
图6示出图2的接收电路的第二构成例的电路图。但在图6中，在与图4相同的部分标注了相同的标记，并适当地省略说明。
第二构成例的接收电路300与第一构成例的接收电路100的不同之处在于，在偏置电压发生电路310中省略了与偏置电压发生电路130的晶体管QR21相当的晶体管。即使是这样的构成，也与第一构成例相同，根据晶体管QR12的电流驱动能力，偏置电压Vb的电位可变化，所以构成差动对的晶体管QR11的漏极电流也变化，其结果可以改变晶体管QR11的漏极电压。因此，为使差动放大电路110高速动作，对于偏置电压Vb不需要设置较大的裕度电位Vm。
但是，与第一构成例相比，因为不能精度较好地转变偏置电压Vb，所以有必要设置比固定偏置电压Vb时小的、但比第一构成例大的裕度电位Vm。但是，根据第二构成例，与第一构成例相比，可有效地简化偏置电压发生电路的构成。
1.5第三构成例为减小裕度电位Vm，根据构成差动放大电路110的晶体管的制造偏差，需要精度较好地产生偏置电压Vb。但是，在第一及第二构成例中，差动放大电路110的负载的情况与偏置电压发生电路的负载的情况不同。因此，通过使构成偏置电压发生电路的晶体管的电流驱动能力比与构成差动放大电路110的晶体管的电流驱动能力比一致，从而尽量精度良好地生成偏置电压Vb。
因此，在第三构成例中，通过在偏置电压发生电路中模拟地设置差动放大电路110的负载，从而该偏置电压发生电路可以精度更好地生成偏置电压Vb。
图7示出图2的接收电路的第三构成例的电路图。但在图7中，与图4相同的部分标注相同的标记，并适当省略说明。
第三构成例中的接收电路400与第一构成例中的接收电路100的不同点是偏置电压发生电路410的构成。
偏置电压发生电路410包括N型MOS晶体管QR40、QR41、QR42、以及负载电路R1。晶体管QR40(第三偏置电压发生晶体管)是与晶体管QR12(第二差动晶体管)的导电型相同的N型导电型，其栅极连接晶体管QR12的栅极。在晶体管QR41的源极上提供晶体管QR40(第三偏置电压发生用电压晶体管)的栅极电压，在其栅极上提供晶体管QR40的漏极电压。在晶体管QR42(第四电流调整晶体管)的栅极上提供晶体管QR13(第二电流调整晶体管)的栅极电压。即，晶体管QR42调整晶体管QR40(第三偏置电压发生晶体管)的漏极电流。而且负载电路R1与晶体管QR41的源极连接。
即，晶体管QR40发挥第一构成例的晶体管QR20的作用。晶体管QR41可以作为电流电压转换电路120的晶体管QR1的负载而发挥作用。晶体管QR42产生与差动放大电路110的晶体管QR13相同的电流。负载电路R1发挥使晶体管QR41的漏极电流流入供给低电位侧电源电压VEE的电源线的作用。
而且，优选使晶体管QR41的电流驱动能力设定为与晶体管QR1(第一电流调整晶体管)的电流驱动能力相同。这样一来，在晶体管QR12的栅极上，可以设置根据与晶体管QR11相同的制造偏差而变化的负载。因此，根据构成差动放大电路110的晶体管的制造偏差，可以精度较好地调整偏置电压Vb。
而且，在将晶体管QR11、QR12的电流驱动能力的和设为DD、晶体管QR13的电流驱动能力设为ID、晶体管QR40的电流驱动能力设为BD11、晶体管QR42的电流驱动能力设为BD12时，优选设定DD/ID与BD11/BD12相同。
由此，可以将根据差动放大电路110的晶体管QR11、QR12、QR13的制造偏差的电流驱动能力的变化与根据偏置电压发生电路410的晶体管QR40、QR42的制造偏差的电流驱动能力的变化相对应。因此，可以根据晶体管QR12的电流驱动能力高精度地调整偏置电压Vb的电位。
2.差动信号的接口电路在图1至图7中，以单端信号的接口电路及接收电路为例进行说明，但本发明也可以适用于差动信号的接口电路及差动信号接收电路。
2.1接口电路图8示出本实施例中差动信号的接口电路的构成的概略图。此外，在图8中，主机装置510是提供时钟信号的一端，目标装置530是将供给的时钟信号作为系统时钟信号使用并动作的一端。
在图8中DTO+、DTO-是主机装置510(广义上为装置)向目标装置530(广义上为装置)输出的数据(OUT数据)。CLK+、CLK-是主机装置510向目标装置530提供的时钟信号。主机装置510与CLK+/-的边沿(上升沿、下降沿)同步输出DTO+/-。因此，目标装置530可以利用CLK+/-采样并捕获DTO+/-。更进一步，在图8中，目标装置530基于从主机装置510提供的时钟信号CLK+/-进行动作。即CLK+/-是目标装置530的系统时钟信号。因此PLL(PhaseLocked Loop)电路512(广义上为时钟信号生成电路)设置于主机装置510中，而不在目标装置530中设置PLL电路。
DT1+、DT1-是目标装置530向主机装置510输出的数据(IN数据)。STB+、STB-是目标装置530向主机装置510提供的选通信号(广义上为时钟信号)。目标装置530基于从主机装置510提供的CLK+/-，生成并输出STB+/-。而且目标装置530与STB+/-的边沿(上升沿、下降沿)同步，输出DTI+/-。因此，主机装置510可以使用STB+、STB-采样并捕获DTI+/-。
通过发送电路(驱动器电路)电流驱动与DTO+/-、CLK+/-、DTI+/-、STB+/-分别对应的差动信号线(广义上为串行信号线)，从而分别发送DTO+/-、CLK+/-、DTI+/-、STB+/-。此外，为实现更高速的传输，可以设置大于等于两对的DTO+/-、DTI+/-的各差动信号线。
主机装置510的接口电路520包括OUT传输用(广义上为数据传输用)发送电路522、时钟信号传输用发送电路524、IN传输用(广义上为数据传输用)接收电路526、以及选通信号传输用(广义上为时钟信号传输用)接收电路528(更广义上为差动信号接收电路)。目标装置530的接口电路540包括OUT传输用接收电路542、时钟传输用接收电路544、或IN传输用发送电路546、选通传输用发送电路548(更广义上为差动信号发送电路)。此外，也可以不包括这些电路模块的一部分而构成。
OUT传输用发送电路522、时钟传输用发送电路524分别通过电流驱动DTO+/-、CLK+/-的差动信号线而发送DTO+/-、CLK+/-。OUT传输用接收电路542、时钟信号传输用接收电路544分别基于流经DTO+/-、CLK+/-的差动信号线的电流而进行电流电压转换，通过进行由电流电压转换而得到的差动电压的比较处理(差动放大处理)，而接收DTO+/-、CLK+/-。
IN传输用发送电路546、时钟信号传输用发送电路548，分别通过电流驱动DTI+/-、STB+/-的差动信号线而发送DTI+/-、STB+/-。IN输送用接收电路526、选通信号传输用接收电路528分别基于流经DTI+/-、STB+/-的差动信号线的电流而进行电流电压转换，进行由电流电压转换而得到的差动电压的比较处理(差动放大处理)，从而接收DTI+/-、STB+/-。
由此，接口电路包括差动信号接收电路，通过第一信号线连接在电流驱动第一信号线的对方装置的差动信号发送电路上，该该第一信号线构成差动信号线；以及差动信号发送电路，通过构成差动信号线的第二信号线与对方装置的差动信号接收电路连接，并电流驱动第二信号线。在图8中示出的接口电路520、530中包括两个发送电路及两个接收电路。
2.2差动信号接收电路在图9中，示出本实施例中差动信号接收电路的构成的概略。此外，在图9中，与图4相同的部分标注上相同的标记，并适当地省略说明。
作为图8的IN传输用接收电路526、选通信号传输用接收电路528、OUT传输用接收电路542及选通信号传输用接收电路544，可以应用图9的差动信号接收电路。
差动信号接收电路800(广义上为发送电路)通过作为差动信号的传输介质的差动信号线850与差动信号接收电路700连接。差动信号接收电路800包括第一及第二电流驱动电路810、820。第一及第二电流驱动电路810、820分别基于与发送数据对应的输入电压Vin，分别电流驱动差动信号线850。由差动信号发送电路800向差动信号线850传输差动信号。作为图8的OUT传输用发送电路522、时钟信号传输用发送电路524、IN传输用发送电路546及选通信号传输用发送电路548，可以应用差动信号发送电路800。
差动信号接收电路700连接在第一及第二信号线852、854上，该第一及第二信号线852、854构成由差动信号发送电路800电流驱动的差动信号线850。差动信号接收电路700包括连接在第一信号线852上的第一接收电路710、连接在第二信号线854上的第二接收电路720、以及比较器730。第一及第二接收电路710、720的至少一个与图4的接收电路100具有相同构成。
比较器730基于第一及第二接收电路710、720的输出，输出输出电压Vout(广义上为输出信号)。更具体地说，比较器730比较由第一接收电路710的电流电压转换电路120转换的电压和由第二接收电路720的电流电压转换电路120转换的电压，并输出输出信号。
第一及第二接收电路710、720的构成与图2的接收电路100相同，所以省略说明。
2.3第一构成例图10示出图9的差动信号接收电路的第一构成例的电路图。
而且在图10中，与图9相同的部分标注上相同的标记，并适当地省略说明。而且在图10中，与图4的相同部分标注上相同的标记，并为区分是第一接收电路710还是第二接收电路720，而在其标记的末尾标注上“H”(第一接收电路710)或“L”(第二接收电路720)。
差动信号发送电路800包括N型MOS晶体管(下面，简称为晶体管)QS1H、QS2H、QS1L、QS2L。晶体管QS1H、QS2H的漏极与第一信号线852连接。晶体管QS1L、QS2L的漏极与第二信号线854连接。输入电压Vin由反相器INV1、INV2进行缓冲。反相器INV2的输出电压被提供到晶体管QS1H、QS2L的栅极上。反相器INV1的输出电压被提供到晶体管QS2H、QS1L的栅极上。
在晶体管QS1H、QS1L的源极上设有用于使电流IH流动的电流源CS1H、CS1L电流源CS1H、CS1L可以由N型MOS晶体管构成，该N型MOS晶体管的漏极连接在晶体管QS1H、QS1L的源极上，且在其源极上提供低电位侧电源电压VEE。
在晶体管QS2H、QS2L的源极上，设置用于使比电流IH小的电流IL流动的电流源CS2H、CS2L。电流源CS2H、CS2L可由N型MOS晶体管构成，该N型MOS晶体管的漏极与晶体管QS2H、QS2L的源极连接，且在其源极上提供低电位侧电源电压VEE。
其结果，差动信号发送电路800在输入电压Vin为与逻辑电平“H”对应的高电位侧电源电压时，晶体管QS1H、QS2L处于导通状态、晶体管QS2H、QS1L处于截止状态，可以通过第一信号线852导入电流IH，通过第二信号线854导入电流IL。而且，差动信号发送电路800在输入电压Vin为与逻辑电平“L”对应的低电位侧电源电压时，晶体管QS1H、QS2L处于截止状态，晶体管QS2H、QS1L处于导通状态，可以通过第一信号线852导入电流IL，通过第二信号线854导入电流IH。
在差动信号接收电路700中，第一接收电路710以偏置电压VbH为基准，检测上述与驱动第一信号线852的电流强度对应的电位变化，并将其结果作为输出电压Vo1输出。而且，第一接收电路720以偏置电压VbL为基准，检测上述与驱动第二信号线854的电流强度对应的电位的变化，并将其结果作为输出电压Vo2输出。而且比较器730比较输出电压Vo1、Vo2，并作为输出电压Vout输出。
此外，在图10中，比较器730的低电位侧电源电压为VEE，高电位侧电源电压为VDD，但当高电位侧电源电压为VDD之外的电压时，可以设置将输出电压Vo1、Vo2进行电平转换的电平移位器。
图11示出图10的差动信号接收电路700的动作例的时序图。
图11示出的各节点因为与图5的各节点相对应，所以省略其详细说明。
即使由于第一及第二接收电路710、720的差动放大电路110的构成元件的制造偏差等引起电流驱动能力产生变化，但第一构成例中差动信号接收电路700也可产生与该变化对应的偏置电压VbH、VbL。因此，与单端信号的接收电路相同，不需要额外设置裕度电位Vm也可使差动放大电路110动作，维持差动放大电路110的高速性，并可检测更低电位的传输介质电位范围VR内的信号。
2.4第二构成例在第二构成例的差动信号接收电路900中，作为第一及第二接收电路910、920，可以应用图6所示的接收电路300。
在图12中，示出图9的差动信号接收电路的第二构成例的电路图。
此外，在图12中，与图6或图9相同的部分标注上相同的标记，并适当省略说明。
如图12所示，应用图6的接收电路300，可检测出差动信号，所以第二构成例中差动信号接收电路900也不用额外设置裕度电位Vm而可使差动放大电路110动作，并维持差动放大电路110的高速性，并可检测更低电位的传输介质电位范围VR内的信号。而且，与第一构成例比较，虽不能更正确地产生偏置电压，但可有效地减少晶体管的元件数量。
2.5第三构成例在第三构成例中的差动信号接收电路1000中，作为第一及第二接收电路1010、1020，可应用图7所示的接收电路400。
图13中，示出图9的差动信号接收电路的第三构成例的电路图。
此外，在图13中，与图7或图9相同的部分标注相同的标记，并适当地省略说明。
如图13所示，应用图7的接收电路400，可以检测差动信号，所以第三构成例中的差动信号接收电路1000也不用额外设置裕度电位Vm而可以使差动放大电路110动作，维持差动放大电路110的高速性，并检测更低电位的传输介质电位范围VR内的信号。而且，差动放大电路110的晶体管QR11H、QR12H、QR13H的制造偏差与偏置电压发生电路410的晶体管QR40H、QR42H的制造偏差相同。而且差动放大电路110的晶体管QR11L、QR12L、QR13L的制造偏差与偏置电压发生电路410的晶体管QR40L、QR42L的制造偏差相同。因此，根据晶体管QR12H、QR12L的电流驱动能力可以高精度地改变偏置电压VbH、VbL的电位。
3.电子设备图14中示出本实施例的电子设备的构成例。该电子设备包括在本实施例中说明的接口电路1502、1512、1514、1522、1532。而且基带引擎1500(广义上为通信装置)、应用引擎(广义上为处理器)、照相机1540(广义上为摄像装置)、或LCD(Liquid CrystalDisplay液晶显示器)1550(广义上为显示装置)。此外，也可省略上述的一部分而构成。根据图14的构成可以实现具有照相机功能和LCD的显示功能的便携式电话。但本实施例的电子设备并不仅限于便携式电话，也可适用于数码照相机、PDA、电子记事本、电子辞典、或便携式信息终端等各种电子设备。
如图14所示，在设置于基带引擎1500上的主机装置侧接口电路1502和设置于应用引擎1510(图形引擎)上的目标侧接口电路1512之间，可以进行图1或图8中所说明的数据传输。而且在设置于应用引擎1510上的主机装置侧接口电路1514和设置于照相机接口1520或LCD接口1530上的目标侧接口电路1522、1532之间，也可以进行图1或图8中所说明的数据传输。
便携式电话等便携式信息设备包括第一设备区，用于电话号码输入或字符输入的键(字符面板)；第二设备区，设置有主LCD(Liquid Crystal Display)、子LCD和照相机(一个或多个装置)；以及用于连接第一、第二设备区的铰链等连接部分。而且，图14的基带引擎1500、应用引擎1510、接口电路(数据传输控制装置)1502、1512、1514也可以设置在第一设备区。而且接口电路1522、1532、照相机接口1520、LCD接口1530、照相机1540、以及LCD1550可以设置在第二设备区。而且在现有技术的方法中，第一设备区(第一基板)和第二设备区(第二基板)之间的数据传输可通过并行总线(系统总线)进行。
与此相对，根据本实施例，可使用串行总线的信号线或差动信号线传输第一设备区和第二设备区之间的数据。因此，可以大幅减少经过第一、第二设备区的连接部分的布线的数量，可简化连接部分的设计或安装。而且也可降低EMI噪音的产生。
此外，本发明并不仅限于上述的实施例，在本发明的宗旨的范围内可进行各种变形实施。
而且应用上述的实施例的接收电路或发送电路的接口电路也是不仅限于图1或图8说明的内容。而且接收电路或发送电路的具体的构成也不仅限于上述的实施例中所说明的内容。
而且，在本发明中从属权利要求所涉及的发明中，也可以省略所从属的权利要求的构成要件的一部分而构成。而且，本发明独立权利要求1所涉及的发明的要部也可以从属于其他的独立权利要求。
附图标记说明10、510 主机装置12、512 PLL 电路20、40、520、540、1502、1512、1514、1522、1532 接口电路22、522 OUT 传输用发送电路24、524 时钟传输用发送电路26、526 IN传输用接收电路28、528 选通信号传输用接收电路30、530 目标装置42、542 OUT传输用接收电路44、544 时钟信号传输用接收电路46、546 IN传输用发送电路48、548 选通信号传输用发送电路100、300、400 接收电路110 差动放大电路120 电流电压转换电路
130、310、410 偏置电压发生电路140 电源电路200 发送电路210 电流驱动电路250 信号线700、900、1000 差动信号接收电路710、910、1010 第一接收电路720、920、1020 第二接收电路730 比较器800 差动信号发送电路810 第一电流驱动电路 820 第二电流驱动电路850 差动信号线852 第一信号线854 第二信号线1500 基带引擎1510 应用引擎 1520 照相机接口1530 LCD接口 1540 照相机1550 LCD R 阻抗匹配电阻Va 基准电压 Vb偏置电压Vin 输入电压 Vout 输出电压
权利要求
1.一种接收电路，通过信号线与对方发送电路连接，并基于流经所述信号线的电流接收信号，其特征在于包括电流电压转换电路，用于将流经所述信号线的所述电流转换为电压；电源电路，基于偏置电压和与所述信号线连接的节点的电压，调整流经所述信号线的电流；以及偏置电压发生电路，用于输出与所述电源电路的特性联动并被调整的所述偏置电压。
2.根据权利要求1所述的接收电路，其特征在于所述电源电路包括第一电流调整晶体管，所述第一电流调整晶体管与所述节点和所述电流电压转换电路连接；以及第一差动晶体管及第二差动晶体管，所述第一差动晶体管及所述第二差动晶体管构成差动对，各漏极电流被控制，其中，所述第一差动晶体管的栅极与所述节点连接，其漏极与所述第一电流调整晶体管的栅极连接，在所述第二差动晶体管的栅极上供给所述偏置电压，所述偏置电压发生电路根据所述第一差动晶体管或所述第二差动晶体管的漏极电流产生所述偏置电压。
3.根据权利要求2所述的接收电路，其特征在于所述偏置电压发生电路包括与所述第二差动晶体管的导电型相同的导电型的偏置电压发生晶体管，所述偏置电压发生晶体管的栅极和漏极与所述第二差动晶体管的栅极连接。
4.根据权利要求3所述的接收电路，其特征在于所述偏置电压发生晶体管与所述第一差动晶体管及所述第二差动晶体管形成在相同基板上，所述偏置电压发生晶体管的漏极电流根据所述第一差动晶体管及所述第二差动晶体管的漏极电流来调整。
5.根据权利要求3或4所述的接收电路，其特征在于所述电源电路包括第二电流调整晶体管，所述第二电流调整晶体管用于调整所述第一差动晶体管及所述第二差动晶体管的各漏极电流的和，所述偏置电压发生电路包括第三电流调整晶体管，所述第三电流调整晶体管用于产生与所述偏置电压发生晶体管的漏极电流成比例的电流，在所述第三电流调整晶体管的栅极上供给与所述第二电流调整晶体管的栅极电压相同的电压。
6.根据权利要求2所述的接收电路，其特征在于所述偏置电压发生电路包括偏置电压发生晶体管，所述偏置电压发生晶体管的导电型与所述第二差动晶体管的导电型相同；以及电流调整晶体管，用于调整所述偏置电压发生晶体管的漏极电流。
7.一种差动信号接收电路，其特征在于，包括第一接收电路，所述第一接收电路连接在第一信号线上，所述第一信号线构成由发送电路电流驱动的差动信号线；第二接收电路，所述第二接收电路连接在第二信号线上，所述第二信号线构成所述差动信号线；以及比较器，基于所述第一接收电路及所述第二接收电路的输出，输出输出信号，其中，所述第一接收电路及所述第二接收电路中的至少一个为根据权利要求1至6中任一项所述的接收电路。
8.根据权利要求7所述的差动信号接收电路，其特征在于所述第一接收电路及所述第二接收电路是根据权利要求1至6中任一项所述的接收电路，所述比较器对由所述第一接收电路的电流电压转换电路转换的电压和由所述第二接收电路的电流电压转换电路转换的电压进行比较，并输出所述输出信号。
9一种接口电路，其特征在于包括根据权利要求1至6中任一项所述的接收电路，通过接收信号线连接在电流驱动所述接收信号线的对方装置的发送电路上；以及发送电路，通过发送信号线连接在对方装置的接收电路上，并电流驱动所述发送信号线。
10.一种接口电路，其特征在于包括根据权利要求7或8所述的差动信号接收电路，通过第一信号线，连接在电流驱动所述第一信号线的对方装置的差动信号发送电路上，所述第一信号线构成差动信号线；以及差动信号发送电路，通过第二信号线连接在对方装置的差动信号接收电路上，并电流驱动所述第二信号线，所述第二信号线构成所述差动信号线。
11.一种电子设备，其特征在于，包括根据权利要求9或10所述的接口电路；以及通信装置、处理器、摄像装置、以及显示装置中的至少一个。
全文摘要
本发明提供了以低电压动作实现高速信号接收的接收电路、差动信号接收电路、接口电路及电子设备。接收电路(100)通过信号线(250)与对方发送电路连接，基于流经信号线(250)的电流接收信号，包括电流电压转换电路(120)，用于转换流经信号线(250)的电流为电压；电源电路(140)，基于偏置电压Vb和连接在信号线(250)上的节点NDX电压，调整流经信号线(250)的电流；以及偏置电压发生电路(130)，输出与电源电路(140)的特性联动并被调整的偏置电压Vb。
文档编号H04B1/00GK1859015SQ20061007654
公开日2006年11月8日 申请日期2006年4月30日 优先权日2005年5月2日
发明者高向真 申请人:精工爱普生株式会社