一种匝间快速连续冲击测试装置与方法与流程

本发明涉及电机匝间绝缘测试领域，具体涉及一种匝间快速连续冲击测试装置与方法。

背景技术：

在电机组装时，如绕组嵌线、整形等环节操作不当，可能会造成绕组匝间绝缘损伤。而电机工作时承受的各种瞬时过电压、操作过电压都有可能造成绕组匝间绝缘不良。当电机发生绕组匝间绝缘不良时，将会导致绕组电流变大，温度升高等问题，如不能及时发现维修，电机将存在烧毁的风险。

匝间绝缘冲击测试，是检测电机绕组匝间绝缘不良、绕组参数异常的有效手段。目前匝间检测基本都采用冲击波形比较法，其原理是将具有规定峰值和波前时间的冲击电压波，交替地(或同时)直接施加于同一设计的被试绕组和基准绕组(或线圈)上，利用冲击电压在两者中引起的衰减振荡波形是否有差异，来检测电机绕组(或线圈)匝间绝缘是否良好。

匝间绝缘冲击测试装置包含电压生成电路、放电振荡电路、波形采样电路几个部分。

电压生成电路通常采用倍压方式或高压包生成高压，给储能电容充电至设定的电压。测试时仪器控制放电振荡电路，瞬间将储能电容连接到被测绕组，即相当于对绕组形成具有规定峰值(即储能电容电压)和波前时间的冲击电压波。由于被测绕组与仪器内部的谐振电容并联，二者产生lc振荡波形，直至能量衰减完后结束。

波形采样部分包含信号处理电路、采样频率调节电路。由于不同电机绕组的电感量及铁损差异很大，其波形振荡周期也不尽相同，根据gbt22714、22719的要求，匝间波形采样频率及采样区间需要根据实际振荡波形进行调节，以满足不同电感量及铁损的电机线圈测试。匝间波形的采样频率至少应达到40m，更先进的设备可达到100m甚至200m，因此采用mcu采样控制的方式无法满足实时采样控制，必须设计专门的高速采样电路，以及可调整ad转换器采样频率的频率调节电路，并且设计独立的波形数据缓存电路。

由于单独的匝间测试仪需要布置额外的场地和操作人员，增加成本且效率低下，目前都是采用一台电机综合测试仪，在一个检测工位完成所有测试。而电机综合测试仪包含了匝间绝缘冲击、交流耐压、绝缘电阻等多个高压测试项目。如匝间采用倍压方式或者高压包方案，需要设计匝间、耐压甚至绝缘等多套独立的高压生成电路，电路设计复杂，并且由于功率器件体积较大，设备内部需要预留较大的空间。另外，当对于需要使用较大容值储能电容的情况，受功率模块输出容量限制，其升压速度相对较慢，在连续冲击时的再次充电时间较长，影响连续冲击频率的提高；

匝间波形采样的分频电路及波形缓存电路设计相对复杂，并且分频及波形缓存器件(高速eep或双口ram之类)价格较高，不利于成本控制。而通过mcu编写代码控制的方式，即使产生微秒级的时序变化，也会导致采集到的波形与标准波形产生相位偏差，影响测试结果。由mcu进行充放电、采样控制、读取波形和比较计算，将会增加程序设计的难度。当匝间工作在连续冲击的模式时，由于这种串行的工作模式，每次冲击测试都需要依次完成每一步骤，耗时需要100ms甚至更长，导致连击频率较低，无法进一步提高。

技术实现要素：

针对上述问题，本发明设计一种提高匝间连续测试的冲击频率，进而提高匝间绝缘不良检出率的一种匝间快速连续冲击测试装置与方法。

为解决上述问题，本发明采取的技术方案为：一种匝间快速连续冲击测试装置，包括mcu、fpga以及依次相接的整流滤波模块、逆变模块、升压充电模块、放电谐振采样模块；

所述的整流滤波模块包括整流桥电路及并联于其输出端的第一滤波电容，整流桥电路输入端接入市电，输出端经第一滤波电容接至逆变模块；

所述的逆变模块包括单相全桥逆变电路及并联于其输出端的第二滤波电容，单相全桥逆变电路由mcu通过spwm方式进行控制产生幅值、频率可调的交流电压，交流电压经第二滤波电容后输出至升压充电模块；

所述的升压充电模块包括升压变压器、采样电阻及并联于升压变压器输出端的储能电容，升压变压器输出端通过两个高压继电器选择通路，一路高压经第一高压继电器进入到交流耐压输出电路，另一路高压则通过第二高压继电、高压二极管为储能电容充电，升压变压器输出端并联第一电阻和采样电阻的串联支路，第一电阻和采样电阻的连接点经模数转换器接至mcu，mcu对高压波形峰值进行采样；

所述的放电谐振采样模块包括放电控制电路、振荡电容、波形采样电阻，所述的放电控制电路包括依次连接的单向可控硅、二极管；单向可控硅受控于fpga；二极管阴极接振荡电容，振荡电容两端并联被测绕组且振荡电容两端并联有第三电阻与波形采样电阻的串联支路，第三电阻并联有第五电容，此处第三电阻、第五电容与波形采样电阻形成阻容分压，适用于高频信号采样；第三电阻与波形采样电阻的连接点经高速模数转换器接至fpga，fpga进行振荡波形采样；所述的fpga内部设计有用于放电控制、采样控制以及缓存波形数据的ram区。

当储能电容完成充电后，mcu给fpga发送匝间使能信号，fpga将生成适合的采样频率clk信号给高速模数转换器，然后使能高速模数转换器开始波形采样。与此同时，fpga发出放电控制信号，使储能电容瞬间放电，对被测绕组形成冲击电压波。由于振荡电容的存在，被测绕组和振荡电容产生lc振荡波形，波形采样电路将采集该振荡波形。

根据上述的匝间快速连续冲击测试装置,进行测试的方法，包括以下步骤：

步骤一、整流滤波模块将市电转换为310v直流电压；

步骤二、310v直流电压接入逆变模块，由mcu通过spwm方式产生幅值、频率可调的交流电压，经第二滤波电容滤波后经升压变压器得到高压输出；

步骤三、升压变压器输出的高压，一路进入到交流耐压输出电路，另一路为储能电容充电；充电过程中由mcu对高压波形峰值进行采样，同时控制逆变模块输出进行电压调节，以保证充电的精度；

步骤四、储能电容充电完成，fpga发出放电控制信号，使储能电容瞬间放电，对被测绕组形成冲击电压波；fpga控制放电的同时，fpga生成一定采样频率的clk信号给高速模数转换器进行振荡波形采样，并将波形数据缓存在fpga的ram区中；

步骤五、采样结束后，由mcu从fpga的ram区将波形数据读回，进行比较计算。

由于逆变输出的高压在向储能电容充电时，会导致电压波形失真，此时采到的高压波形峰值并非实际正弦曲线，因此步骤三中为储能电容充电时采用方案如下：

(1)预充周期：mcu控制逆变模块先按照设定电压的75％输出一个周期正弦波；由于此时升压变压器向储能电容充电，该波形将会被削顶，储能电容不能充电至预定电压，但只要确保将储能电容充电至预设电压的70％～80％之间即可；

(2)采样周期：mcu控制逆变模块按照设定电压的50％输出一个周期正弦波；由于储能电容内已预存大约75％的电压，高于逆变模块输出的50％设定电压，并且由于高压二极管的存在，此时升压变压器不会向储能电容充电，因此该波形无削顶，采集到的峰值是准确的；

(3)充电周期：根据在采样周期采集到的高压波形峰值电压计算出在输出100％电压时的调节系数，进行最后的充电输出。电压调节是以整周期为单位的反馈调节，根据当前周期采样的电压值与目标值的差异，来确定下一个周期的电压值调整量。所以充电周期的电压调节量，是根据上一步骤采样周期峰值偏差计算出来的。

上述三个周期的顺序不可调整；设冲击电压峰值为up，则预充周期峰值为75％up、采样周期峰值为50％up、充电周期峰值为up；预充周期为后两个周期作准备；采样周期采集当期峰值电压以计算出下一个周期的调节系数；充电周期则是将储能电容充满至最终需要的电压。

所述步骤四中fpga持续输出100m的clk信号给高速模数转换器，使其以100m的频率持续进行振荡波形采样。fpga将根据mcu输入的采样频率参数，选择将高速模数转换器送入的每n个波形数据中的1个保存进ram区，并将其余n-1个值抛弃，从而实现与通过给高速模数转换器发送不同频率clk的分频控制方式相同的分频采样效果。采样结束后，再由mcu从ram区将波形数据读回，进行比较计算。

fpga直接控制波形采样的高速模数转换器使能信号和放电控制信号的时序。其内部的逻辑输出时序控制，相比mcu的代码时序控制方式，控制时序更可靠。

本发明的充电设计方案，对于综合测试设备中的匝间、耐压、绝缘等高压测试项目，可共用高压生成电路，从而避免了传统匝间充电方案中，需要在耐压、绝缘高压生成电路外，再设计独立的匝间充电电路导致的成本高、体积大的问题。本发明采用的高压电路方案输出功率更大，并且充电电压、频率均可精确调节，对于需要更大容值储能电容时，充电速度更快。

本发明中在fpga内设计了放电控制、分频逻辑及波形数据缓存功能，可有效简化匝间采样的分频控制电路，降低成本；并且fpga的逻辑控制方式可避免mcu代码控制易导致的时序异常问题。而mcu充电加fpga分频放电控制及波形缓存的并行架构，在fpga处理采样过程中，mcu即可进行下次冲击的充电过程。相对由mcu负责全部工作的串行模式，并行架构有效的提高设备工作效率。并行工作模式和充电速度的提升，可进一步提高连击频率至50ms以内，进而提高匝间绝缘不良的检出率；

本发明的目的为简化电机综合测试仪中的匝间充电、采样及频率控制电路，降低成本的同时提高了可靠性。通过采用输出功率更大的整流逆变充电方式、优化双核处理的并行硬件架构，能够将单次匝间测试的时间缩短至50ms甚至更短，提高匝间连续测试的冲击频率，进而提高匝间绝缘不良的检出率。

说明书附图

图1为匝间快速连续冲击测试装置的电路原理图；

图2为匝间充电算法波形图；

图3为mcu充电加fpga放电采样控制双核并行架构示意图；

图4为快速连续冲击时序图。

具体实施方式

一种匝间快速连续冲击测试装置，如图1所示，包括mcu、fpga以及依次相接的整流滤波模块、逆变模块、升压充电模块、放电谐振采样模块；

所述的整流滤波模块包括整流桥电路及并联于其输出端的第一滤波电容c1，整流桥电路输入端接入市电，输出端经第一滤波电容c1接至逆变模块；

所述的逆变模块包括单相全桥逆变电路及并联于其输出端的第二滤波电容c2，单相全桥逆变电路由mcu通过spwm方式进行控制产生幅值、频率可调的交流电压，交流电压经第二滤波电容c2后输出至升压充电模块；

所述的升压充电模块包括升压变压器t1、峰值采样电阻r2及并联于升压变压器t1输出端的储能电容c3，升压变压器t1输出端通过两个高压继电器选择通路，一路高压经第一高压继电器k1进入到交流耐压输出电路，另一路高压则通过第二高压继电k2、高压二极管d1

为储能电容c3充电，升压变压器t1输出端并联第一电阻r1和采样电阻r2的串联支路，第一电阻r1和采样电阻r2的连接点经模数转换器接至mcu，mcu对高压波形峰值进行采样；

所述的放电谐振采样模块包括放电控制电路、振荡电容c4、波形采样电阻r4，所述的放电控制电路包括依次连接的单向可控硅scr、二极管d2；单向可控硅scr受控于fpga；二极管d2阴极接振荡电容c4，振荡电容c4两端并联被测绕组且振荡电容c4两端并联有第三电阻r3与波形采样电阻r4的串联支路，第三电阻r3并联有第五电容c5；第三电阻r3与波形采样电阻r4的连接点经高速模数转换器接至fpga，fpga进行振荡波形采样，所述的fpga内部设计有用于放电控制、采样控制以及缓存波形数据的ram区。

根据上述的匝间快速连续冲击测试装置进行测试的方法，包括以下步骤：

步骤一、整流滤波模块将市电转换为310v直流电压；

步骤二、310v直流电压接入逆变模块，由mcu通过spwm方式产生幅值、频率可调的交流电压，经第二滤波电容c2滤波后经升压变压器t1得到高压输出；

步骤三、升压变压器t1输出的高压，一路进入到交流耐压输出电路，另一路为储能电容c3充电；充电过程中由mcu对高压波形峰值进行采样，同时控制逆变模块输出进行电压调节，以保证充电的精度；

其中，为储能电容c3充电时采用方案如下，如图2所示：

(1)预充周期：mcu控制逆变模块先按照设定电压的75％输出一个周期正弦波；

(2)采样周期：mcu控制逆变模块按照设定电压的50％输出一个周期正弦波；

(3)充电周期：根据在采样周期采集到的高压波形峰值电压计算出在输出100％电压时的调节系数，进行最后的充电输出。

步骤四、储能电容c3充电完成，fpga发出放电控制信号，使储能电容c3瞬间放电，对被测绕组形成冲击电压波；fpga控制放电的同时，fpga持续输出100m的clk信号给高速模数转换器，使其以100m的频率持续进行振荡波形采样，并将波形数据缓存在fpga内的ram区中；

步骤五、采样结束后，由mcu从fpga的ram区将波形数据读回，进行比较计算。

如图3所示，本发明使用mcu+fpga双核并行架构的测试控制设计方案，其中mcu进行充电控制及波形比较计算，fpga进行放电控制、波形采样分频控制及波形数据缓存。

匝间工作在连续冲击模式时，提高连击频率可有效提高匝间绝缘不良的检出率，本发明的双核架构设计，在测试时充电、采样可同步进行，相对于单核的串行控制模式，能够有效减少每次冲击的时间，提高连击频率，进而提高匝间绝缘不良的检出率。