一种测试系统及其测试方法与流程

本发明实施例涉及老化测试技术，尤其涉及一种测试系统及其测试方法。

背景技术：

pcba(assemblyofpcb)是pcb(printedcircuitboard，印刷电路板)空板经过smt(surfacemounttechnology，表面贴装技术)上件，再经过dip(dualinline-pinpackage，双列直插式封装技术)插件的整个制程，简言之为已贴片的pcb。

现在pcba(assemblyofpcb)电子加工厂在进行pcba生产时，根据客户需求或是pcba产品特性会进行老化测试。老化测试是指模拟产品在现实使用条件中涉及到的各种因素对产品产生老化的情况进行相应条件加强实验的过程，老化测试可暴露pcba的缺陷，如上下电异常，焊接不良，元件参数不匹配，温漂以及调试过程中造成的故障，以便剔除，对无缺陷的功能板将起到稳定参数的作用。

目前，pcba的其中一种老化测试即上下电老化测试方法为，对pcba单板正常上电，然后断电，如此反复执行5000次，检测pcba单板的老化。显然，上下电老化测试结果单一，无法深入检测pcba的硬件电路。

技术实现要素：

本发明实施例提供一种测试系统及其测试方法，以解决现有上下电老化测试无法深入检测pcba的硬件电路的问题。

本发明实施例提供了一种测试系统的测试方法，所述测试系统用于对电路板进行老化测试，所述测试方法包括：

确定所述电路板的第一电路模块的上电阶段信息；

根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。

进一步地，所述第一电路模块的上电阶段信息至少包括：所述第一电路模块的设定上电时差tdel和所述第一电路模块的设定上电时长trise；

所述第一电路模块的上电阶段为：(tdq+tdel，tdq+tdel+trise)，其中，tdq为所述电路板的入口上电时间。

进一步地，所述确定所述电路板的第一电路模块的上电阶段信息包括：

控制所述电路板连续上下电n次，并在每一次上电时采集所述电路板的入口上电时间、所述第一电路模块的起始上电时间和所述第一电路模块的上电时间长度，n为正整数且大于或等于5；

将计算得出的所述电路板的入口上电时间与所述第一电路模块的起始上电时间之间的上电时间差值平均值确定为所述第一电路模块的设定上电时差，以及将计算得出的所述第一电路模块的上电时间长度平均值确定为所述第一电路模块的设定上电时长。

进一步地，在所述第一电路模块的上电阶段对所述电路板进行下电的具体执行过程为：在所述第一电路模块的上电节点tdq+tdel+0.5*trise处对所述电路板进行下电。

本发明实施例还提供了一种测试系统，所述测试系统包括：电路板、电压监测装置和电源分析装置；

所述电压监测装置用于确定所述电路板的第一电路模块的上电阶段信息；

所述电源分析装置用于根据所述第一电路模块的上电阶段信息，在所述第一电路模块的上电阶段对所述电路板进行下电并再上电。

进一步地，所述第一电路模块的上电阶段信息至少包括：所述第一电路模块的设定上电时差tdel和所述第一电路模块的设定上电时长trise；

所述第一电路模块的上电阶段为：(tdq+tdel，tdq+tdel+trise)，其中，tdq为所述电路板的入口上电时间。

进一步地，所述电压监测装置包括：

上电控制模块，用于控制所述电路板连续上下电n次，并在每一次上电时采集所述电路板的入口上电时间、所述第一电路模块的起始上电时间和所述第一电路模块的上电时间长度，n为正整数且大于或等于5；

上电计算模块，用于将计算得出的所述电路板的入口上电时间与所述第一电路模块的起始上电时间之间的上电时间差值平均值确定为所述第一电路模块的设定上电时差，以及将计算得出的所述第一电路模块的上电时间长度平均值确定为所述第一电路模块的设定上电时长。

进一步地，所述电源分析装置具体用于在所述第一电路模块的上电节点tdq+tdel+0.5*trise处对所述电路板进行下电。

进一步地，所述电压监测装置为示波器，所述电源分析装置为高精度直流电源分析仪。

本发明实施例中，首先确定电路板的第一电路模块的上电阶段信息，然后根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板进行下电并再上电以进行一次测试。本发明实施例中，经过连续多次上下电测试后检测电路板能否正常上电，实现了电路板的压力老化可靠性测试；断电的电压脉冲有可能对正在上电的第一电路模块造成损伤，经过连续多次上下电测试后检测第一电路模块的断电损伤老化程度，检测了第一电路模块对断电的电压脉冲的抗干扰能力，由此可深入检测电路板的硬件电路，解决了现有上下电老化测试无法深入检测pcba的硬件电路的问题。

附图说明

为了更清楚地说明现有技术或本发明实施例中的技术方案，下面将对现有技术或本发明实施例描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是现有技术或本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种测试系统的测试方法的示意图；

图2是本发明实施例提供的一种测试系统的结构图；

图3是本发明实施例提供的一种电路板的上电时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1所示，为本发明实施例提供的一种测试系统的测试方法的示意图。该测试方法可用于对pcba进行上下电老化测试，该测试方法可通过测试系统执行。具体的，测试系统用于对电路板进行老化测试，在此所述电路板为已贴片的印刷电路板即pcba。

本实施例提供的测试方法包括：

步骤110、确定电路板的第一电路模块的上电阶段信息。

本实施例中，测试系统包括电压监测装置，电压监测装置用于确定电路板的第一电路模块的上电阶段信息。电路板包括多个电路模块，电路板上电后电路板中各个电路模块才开始上电，并且每个电路模块的上电时间可能不同，在此以电路板的第一电路模块为例进行说明。

第一电路模块的上电阶段为第一电路模块的起始上电时间和第一电路模块的正常通电时间构成的时间区间，起始上电时间为第一电路模块开始上电的时刻，正常通电时间为第一电路模块结束上电过程并进入正常通电阶段的时刻。已知第一电路模块在电路板上电后经过一段时间长度后才开始上电，因此第一电路模块的起始上电时间和正常通电时间均与电路板的入口上电时间相关联，而每一次电路板上电时的入口上电时间均发生变化，基于此，电压监测装置通过电压监测获取与第一电路模块的上电阶段相关联的第一电路模块的上电阶段信息，根据第一电路模块的上电阶段信息和每次上电时电路板的入口上电时间，可具体确定每次电路板上电时第一电路模块的上电阶段。

步骤120、根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板进行下电并再上电。

本实施例中，测试系统包括电源分析装置，电源分析装置用于控制电路板上电，并在第一电路模块的上电阶段对电路板进行下电，由此进行了一次电路板的上下电老化测试。具体的，电源分析装置控制电路板进行当前一次上电后，根据第一电路模块的上电阶段信息确定该次电路板上电时第一电路模块的上电阶段，并在检测到第一电路模块处于上电阶段时控制电路板下电。已知老化测试需要多次重复试验，因此电源分析装置可按照步骤120连续对电路板进行超过1000次上下电老化测试，如此检测电路板能否正常上电，实现了电路板的压力老化可靠性测试。

本实施例中，电源分析装置选择在第一电路模块的上电阶段对电路板进行下电，相应的第一电路模块在上电阶段也被断电，则断电的电压脉冲有可能对第一电路模块造成损伤。经过多次上下电测试后，可以检测第一电路模块的断电损伤老化程度即实现了第一电路模块对于断电的电压脉冲的抗干扰能力。

需要说明的是，对于一块电路板，其中不同电路模块的上电阶段信息可能不同，因此需要对电路板的每个待测电路模块的上电阶段信息进行预先获取，然后再进行上下电老化测试。本领域技术人员可以理解，第一电路模块可以是电路板上的任意一个功能模块如mcu，也可以是电路板上的任意一个电子器件如mosfet，在本发明中不对第一电路模块进行具体限定。

本实施例提供的测试方法，首先确定电路板的第一电路模块的上电阶段信息，然后根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板进行下电并再上电以进行一次老化测试。本实施例中，经过连续多次上下电测试后检测电路板能否正常上电，实现了电路板的压力老化可靠性测试；断电的电压脉冲有可能对正在上电的第一电路模块造成损伤，经过连续多次上下电测试后检测第一电路模块的断电损伤老化程度，检测了第一电路模块对断电的电压脉冲的抗干扰能力，由此可深入检测电路板的硬件电路，解决了现有上下电老化测试无法深入检测pcba的硬件电路的问题。

可选第一电路模块的上电阶段信息至少包括：第一电路模块的设定上电时差tdel和第一电路模块的设定上电时长trise；第一电路模块的上电阶段为：(tdq+tdel，tdq+tdel+trise)，其中，tdq为电路板的入口上电时间。

设定上电时差tdel是预先计算得到的第一电路模块的起始上电时间与电路板的入口上电时间的差值，电路板的入口上电时间经过tedl的时间长度后即为第一电路模块的起始上电时间。每次电路板上电时其入口上电时间均不同，用设定上电时差tdel表征第一电路模块的起始上电时间与电路板的入口上电时间的关系，便于在每次电路板上电时确定第一电路模块的起始上电时间即tdq+tdel。设定上电时长trise是预先计算得到的第一电路模块的上电时间长度，第一电路模块的起始上电时间加设定上电时长trise即为第一电路模块的正常通电时间即tdq+tdel+trise。

相应的，第一电路模块的上电阶段为：(tdq+tdel，tdq+tdel+trise)，其中，tdq为电路板的入口上电时间。需要说明的是，在tdq+tdel时刻，第一电路模块开始上电，在tdq+tdel+trise时刻，第一电路模块结束上电，在该两个上电节点，断电的电压脉冲对第一电路模块的干扰较小，因此优选以(tdq+tdel，tdq+tdel+trise)为区间进行第一电路模块的断电电压脉冲抗干扰测试。

可选确定电路板的第一电路模块的上电阶段信息包括：步骤一、控制电路板连续上下电n次，并在每一次上电时采集电路板的入口上电时间、第一电路模块的起始上电时间和第一电路模块的上电时间长度，n为正整数且大于或等于5；步骤二、将计算得出的电路板的入口上电时间与第一电路模块的起始上电时间之间的上电时间差值平均值确定为第一电路模块的设定上电时差，以及将计算得出的第一电路模块的上电时间长度平均值确定为第一电路模块的设定上电时长。可选电压监测装置为示波器，电源分析装置为高精度直流电源分析仪。

本实施例中，已知电路板的入口电压为vo以及第一电路模块的模块电压为vi，则高精度直流电源分析仪控制给电路板供电vo，电路板内部再对vo进行转换后以给第一电路模块提供模块电压vi，基于此，第一电路模块的起始上电时间晚于电路板的入口上电时间。

示波器的两个检测通道分别监测电路板的入口电压vo和第一电路模块的模块电压vi，高精度直流电源分析仪连接电路板的入口并控制给电路板供电vo。高精度直流电源分析仪读取示波器监测的电路板的入口电压时间tvo和第一电路模块的起始上电时间tvi以及第一电路模块的正常通电时间，由此可计算得到上电时差＝tvi-tvo，上电时长＝正常通电时间-tvi。随后控制电路板下电。

可选n＝10，连续测试至少10次，得到至少10个上电时差值，去除最大值和最小值，得到平均值，即为第一电路模块的设定上电时差tdel。同时，还得到至少10个上电时长值，去除最大值和最小值，得到平均值，即为第一电路模块的设定上电时长trise。

可选在第一电路模块的上电阶段对电路板进行下电的具体执行过程为：在第一电路模块的上电节点tdq+tdel+0.5*trise处对电路板进行下电。通过多次实践发现，在第一电路模块的上电阶段的上电节点tdel+0.5*trise处断电，第一电路模块受到的断电电压脉冲的干扰最大，则以tdel+0.5*trise为电路板下电节点，能够有效检测第一电路模块对断电电压脉冲的抗干扰能力，提高检测准确度。

本发明实施例还提供了一种测试系统，如图2所示该测试系统包括：电路板10、电压监测装置20和电源分析装置30；电压监测装置20用于确定电路板10的第一电路模块的上电阶段信息；电源分析装置30用于根据第一电路模块的上电阶段信息，在第一电路模块的上电阶段对电路板10进行下电并再上电。

可选第一电路模块的上电阶段信息至少包括：第一电路模块的设定上电时差tdel和第一电路模块的设定上电时长trise；第一电路模块的上电阶段为：(tdq+tdel，tdq+tdel+trise)，其中，tdq为电路板的入口上电时间。

可选电压监测装置20包括：上电控制模块，用于控制电路板10连续上下电n次，并在每一次上电时采集电路板的入口上电时间、第一电路模块的起始上电时间和第一电路模块的上电时间长度，n为正整数且大于或等于5；上电计算模块，用于将计算得出的电路板10的入口上电时间与第一电路模块的起始上电时间之间的上电时间差值平均值确定为第一电路模块的设定上电时差，以及将计算得出的第一电路模块的上电时间长度平均值确定为第一电路模块的设定上电时长。

可选电源分析装置30具体用于在第一电路模块的上电节点tdq+tdel+0.5*trise处对电路板进行下电。

可选电压监测装置20为示波器，电源分析装置30为高精度直流电源分析仪。

本实施例提供的测试系统，可应用于硬件pcba单板的压力老化测试，并适用于进一步测试pcba的内部电路以发现问题，提高产品质量。具体的，本实施例可通过使用高精度的直流电源分析仪迅速控制电路板上电(如1μs内)，并选取需要检测的电路模块的模块电压，经过多次测试，可得到每个待检测电路模块的设定上电时长trise以及设定上电时差tdel。直流电源分析仪获取到每个电路模块的trise和tdel后，可进行上下电测试，具体的，直流电源分析仪给电路板上电，经过tdel～tdel+trise的时间长度，控制电路板断电，连续上下电测试1000次，检测电路板能否正常上电，实现压力测试硬件pcba单板的可靠性。

本实施例中，基于第一电路模块的上电时序进行电路板上下电测试，一方面更加深入检测了电路板的各个电路模块以及其内部电子器件(如mosfet)对于断电的电压脉冲的抗干扰能力，还同时也增加了对硬件单板的高质量的压力老化可靠性测试。

在此以图3所示电路模块的上电时序图为例，vcc_12v为电路板的入口电压，vcc_5v和vcc_3v分别为电路模块和其中电子器件的电压。s点代表12v电压上电成功，t1为vcc_12v与vcc_5v上电时差，t2为vcc_5v上电的上升沿时长，t3为vcc_5v与vcc_3v的上电时差，t4为vcc_3v上电的上升沿时长。

按照上述测试方法，可选在vcc_5v或vcc_3v上电的时候进行断电操作即可。①12v上电后，在vcc_5v上电的时候即t2阶段控制12v断电，即经过t1+0.5t2时间断电，再次重新上电，观察是否出现上电异常，还可检测vcc_5v对应模块或器件的断电脉冲抗干扰能力。②12v上电后，在vcc_3v上电的时候即t4阶段控制12v断电，即经过t1+t2+t3+0.5t4时间断电，再次重新上电，观察是否出现上电异常，还可检测vcc_3v对应模块或器件的断电脉冲抗干扰能力。

需要说明的是，示波器可用于监测电压，直流电源分析仪可给电路板上下电，测试装置可用于计算第一电路模块的上电阶段信息及其确定上电阶段，还用于触发直流电源分析仪上下电。该测试装置可独立存在也可集成在其他装置中。

显然，上述测试系统能够更加深入检测硬件电路的问题，同时如果电路板出现问题还能够迅速定位问题原因如具体发生问题的器件或电路模块。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。