本实用新型涉及交流电系统的一种超低功耗高精度交流电压过零点检测电路，适用于低压无功补偿领域控制投切电容器的同步开关装置或交流电路的频率和周期测量。本实用新型可以扩展延伸至任何需要检测或使用过零检测的领域中实现超低功耗高精度交流电压过零点检测。
背景技术：
交流电压过零检测即指的是在正弦交流电系统中，当电压波形从正半周向负半周转换或负半周向正半周转换经过零位换向时，应用电子电路对该过零点时刻作出的检测。现有的检测电路是采用过零比较器来实现,虽然现有的检测电路原理简单,但需用电阻分压取高压信号，采用比较器需要双电源才能实现过零信号的检测,如图1所示的检测电路，需要用10KΩ电阻分压取高压信号，采用比较器需要+5V和-5V双电源才能实现过零信号的检测。
实际应用中,由于电网电压波动,谐波干扰等背景噪声因素,输入信号在过零点附近通常会发生抖动,导致多过零现象和实际基波零点和提取的零点误差比较大，严重时会产生误检测。由于采用电阻分压取信号，功耗较大。为克服上述缺点,本领域技术人员对于过零检测电路及方法进行了改进,常见的过零检测电路及方法有以下几种：
(1)采用基于同步旋转坐标变换的软件锁相环及其改进技术,实时性强，无需进行过零比较，可以准确获取输入电压基波正序分量频率、幅度和相位等信息，但是此锁相技术需要复杂的坐标变换和大量的数学运算，当电网电压出现畸变或不平衡时，其快速性和准确性会受到影响，特别是该方法不适用于对单相电网电压进行锁相。此方法硬件电路比较复杂,软件计算量大,对微处理器计算能力及运算速度要求较高，硬件成本高；
(2)利用光电转换特性，用微处理器检测整形后梯形波信号的前后沿对应时间，计算得出过零时刻，这种方法在过零点附近做正弦波整形，容易出现误动作。对单片机信号处理带来较大的误差，另外单片机必须检测到梯形波的下降沿，才能得到过零点时刻，此时过零点时刻已经是过去时，不能满足某些电路的过零点准确触发的要求；
(3)如图2所示，利用变压器或电压互感器将市电转换为同频同相的低压信号，采用光耦在交流电压接近过零点时产生负脉冲，微处理器外部中断产生时刻作为过零点时刻。该电路在外部中断产生的时刻并不是严格零点时刻，误差较大。且光耦导通时间较长，即光耦电流由零变为导通电流这个渐变过程较长，导致光耦特性边缘时间差异明显，实验测试测得两个光耦导通性能差别的最大时间差达到50μs，这为要求较高的设备使用该电路进行同步信号制造很大麻烦。同时，受光耦导通电流的限制，该电路能够检测的交流信号幅度范围较窄，电路包含变压器或电压互感器，增大了设备体积和质量。
技术实现要素：
本实用新型所要解决的问题是，针对现有的过零点检测电路存在着抗干扰差、电路复杂、功耗大、检测信号幅度范围窄等缺陷，提出一种简单可靠，功耗低，抗干扰性强的超低功耗高精度交流电压过零点检测电路。
解决其问题采用的技术方案是：一种超低功耗高精度交流电压过零点检测电路，其特征是，它包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM 存储器单元和微处理器单元依次电连接。
所述信号采样及调理单元包括：被测交流电源Ui的输入端与半波整形电路、浪涌保护电路、脉冲调理电路和光电耦合器隔离电路相连，所述的半波整形电路包括限流电阻R5、R6、电容C3和二极管D1、D2，二极管D1的阳极接模拟地，二极管D1的阴极与限流电阻R5的一端电连接，限流电阻R5的另一端连接被测交流电源Ui的输入端，电容C3用于输入电压相位角的前移；所述的浪涌保护电路包括二极管D3和电阻R7；所述的脉冲调理电路包括电容C4、二极管D4、三极管Q1、电阻R8 、上拉电阻R9和光电耦合器U1，光电耦合器U1的发射极接数字地，光电耦合器U1的集电极通过上拉电阻R9与直流电源Vcc电连接，光电耦合器U1的集电极与模拟锁相环单元的输入端电连接。
所述模拟锁相环单元包括：锁相环集成电路CD4046B、四D触发器集成电路 CD40175B、双四位二进制计数器集成电路CD4520B和三3输入端与门集成电路 CD4073B，所述信号采样及调理单元的光电耦合器U1的集电极与模拟锁相环单元的锁相环集成电路CD4046B的输入端VCC脚连接,电阻R1的一端与锁相环集成电路CD4046B 的VCO_IN脚连接,另一端与锁相环集成电路CD4046B的PCO脚连接；电阻R2的一端与锁相环集成电路CD4046B的R1_VSS脚连接,电阻R2的另一端与锁相环集成电路CD4046B 的VSS脚连接；电阻R3的一端与锁相环集成电路CD4046B的R2_VSS脚连接,电阻R3的另一端与锁相环集成电路CD4046B的VSS脚连接；电阻R4的一端与集成电路CD4073B 的H脚连接,另一端与锁相环集成电路CD4073B的VCC脚连接；电容C1的一端与锁相环集成电路CD4046B的VCO_IN脚连接,电容C1的另一端与锁相环集成电路CD4046B的VSS脚连接；电容C2的一端与锁相环集成电路CD4046B的CIA脚连接,电容C2的另一端与锁相环集成电路CD4046B的CIB脚连接；锁相环集成电路CD4046B的COMP_IN脚与四D触发器集成电路CD40175B的Q1脚与四D触发器集成电路CD40175B的D1脚连接；四D触发器集成电路CD40175B的CLEAR脚与四D触发器集成电路CD40175B的 VCC脚连接；四D触发器集成电路CD40175B的CLK脚与双四位二进制计数器集成电路 CD4520B的Q4_B脚连接；三3输入端与门集成电路CD4073B的A脚与双四位二进制计数器集成电路CD4520B的Q3_A脚连接；三3输入端与门集成电路CD4073B的B脚与双四位二进制计数器集成电路CD4520B的Q2_A脚连接；三3输入端与门集成电路 CD4073B的D脚与双四位二进制计数器集成电路CD4520B的Q1_B脚连接；三3输入端与门集成电路CD4073B的E脚与双四位二进制计数器集成电路CD4520B的Q3_B脚连接；三3输入端与门集成电路CD4073B的F脚与双四位二进制计数器集成电路 CD4520B的EN_B脚与双四位二进制计数器集成电路CD4520B的Q4_A脚连接；三3输入端与门集成电路CD4073B的OUT_B脚与三3输入端与门集成电路CD4073B的C脚连接；三3输入端与门集成电路CD4073B的OUT_A脚与三3输入端与门集成电路CD4073B 的I脚连接；三3输入端与门集成电路CD4073B的OUT_C脚与双四位二进制计数器集成电路CD4520B的RESET_B脚与双四位二进制计数器集成电路CD4520B的RESET_A脚连接；三3输入端与门集成电路CD4073B的G脚与双四位二进制计数器集成电路 CD4520B的Q1_A脚连接；双四位二进制计数器集成电路CD4520B的EN_A脚与双四位二进制计数器集成电路CD4520B的VCC脚连接；锁相环集成电路CD4046B的VCO_OUT 脚分别与双四位二进制计数器集成电路CD4520B的CLK_A脚、存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B的CLK脚连接。
所述存储器寻址地址产生单元采用12位二进制串行计数器集成电路CD4040B ，12位二进制串行计数器集成电路CD4040B的CLK脚与模拟锁相环单元的锁相环集成电路CD4046B的VCO_OUT脚连接，锁相环集成电路CD4040B的RESET脚与信号采样及调理单元的出U_IN相连接；锁相环集成电路CD4040B的Q1-Q12脚与EEPROM存储器单元的集成电路AT28C64B的A1-A12脚按序号相连接。
所述EEPROM存储器单元:采用AT28C64B,64Kbit,并行EEPROM存储器，EEPROM 存储器的A1-A12脚与存储器寻址地址产生单元的12位二进制串行计数器集成电路 CD4040B的Q1-Q12脚按序号相连接，EEPROM存储器的D1-D8脚与存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B的Q1-Q12脚按序号相连接，EEPROM 存储器的CE脚、OE(PIN22)与EEPROM存储器的GND脚相连接，EEPROM存储器的WE脚与EEPRO存储M器的VCC脚相连接。
所述微处理器单元：采用Renesas瑞萨的RL78G13增强结构低功耗16位CMOS微处理器R5F100L，微处理器的P20-P27脚与EEPROM存储器AT28C64B的D1-D8脚按序号相连接，微处理器的外部中断引脚IRQ1与信号采样及调理单元输出相连接。
所述信号采样及调理单元的光电耦合器U1的型号采用HCPL4701，HCPL4731，HCPL070A 和HCPL073A中的任意一种。
本实用新型的一种超低功耗高精度交流电压过零点检测电路的有益之处体现在:
1)该电路获得的过零点时刻误差极小,且求出的过零点时刻为下一个信号周期服务，满足过零点准确触发的应用场合；
2)该电路的触发控制信号由微处理器MCU给出,跟交流电源Ui的信号无关。另一方面,对限流电阻R1的大小无严格要求,这样,光电耦合器U1的导通电压不一定要在过零点附近,有很宽的输入电压范围,可有效减少由于电网电压波动和谐波噪声等引起的多过零点现象,且光电耦合器本身的导通特性不会给过零点检测带来误差,通用性较强；
3)该电路简单,巧妙的使用廉价器件实现高精度的模拟-数字的转换,可靠性高,功耗低，抗干扰性强，成本较低,维护方便，适用于同步开关控制,智能电容器等产品的开关过零投切电路；
4)该电路的电耦合器U1可采用新型“Very Low Input Current High Gain Split Darlington Optocouplers”-HCPL47XX系列低输入电流超高电流传输率的光电耦合器，例如：型号为HCPL4701，HCPL4731，HCPL070A和HCPL073A的其中一种，电流传输率高达3500％，仅需40uA输入电流光电耦合器即可导通，装置功耗小于25mW；
5)该电路采用全隔离高压端取电，功耗极低，不需要辅助电源。
附图说明
图1为现有技术的一种交流电压过零点检测电路原理图；
图2为现有技术的另一种交流电压过零点检测电路原理图；
图3为本实用新型的一种超低功耗高精度交流电压过零点检测装置原理框图；
图4为本实用新型的一种超低功耗高精度交流电压过零点检测装置信号采样及调理单元电路原理图；
图5为本实用新型的一种超低功耗高精度交流电压过零点检测装置模拟锁相环单元电路原理图；
图6存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元电路原理图；
图7为本实用新型的一种超低功耗高精度交流电压过零点检测电路的工作流程图。
具体实施方式
下面利用附图和实施例对本实用新型的作进一步说明。
参照图3，本实用新型的一种超低功耗高精度交流电压过零点检测电路，包括：信号采样及调理单元、模拟锁相环单元、存储器寻址地址产生单元、EEPROM存储器单元和微处理器单元依次电连接。EEPROM存储器是一种正弦波形数据存储器。
参照图3和图4，所述信号采样及调理单元包括：被测交流电源Ui的输入端与半波整形电路、浪涌保护电路、脉冲调理电路和光电耦合器隔离电路相连，所述的半波整形电路包括限流电阻R5、R6、电容C3和二极管D1、D2，二极管D1的阳极接模拟地，二极管D1的阴极与限流电阻R5的一端电连接，限流电阻R5的另一端连接被测交流电源 Ui的输入端，电容C3用于输入电压相位角的前移；所述的浪涌保护电路包括二极管D3和电阻R7；所述的脉冲调理电路包括电容C4、二极管D4、三极管 Q1、电阻R8、上拉电阻R9和光电耦合器U1，光电耦合器U1的发射极接数字地，光电耦合器U1的集电极通过上拉电阻R9与直流电源Vcc电连接，光电耦合器U1的集电极与模拟锁相环单元的输入端电连接。
所述信号采样及调理单元：工作原理：限流电阻R5、R6、二极管D1、D2，构成半波整形电路，电容C3用于输入电压相位角的前移，以抵消后续电路造成电压相位延迟；在交流电源Ui的正半周，当交流电源Ui的电压经过限流电阻R5→二极管D1 →电容C4→二极管D4→二极管D2→限流R6回路给电容C4充电，同时二极管D4使三极管Q1基极反偏置，三极管Q1截止，光电耦合器U1截止,输出电压U0通过上拉电阻 R9接直流电压Vcc，输出高电平；
在交流电源Ui的负半周，二极管D1,D2反偏截止，电容C4储存的电能一路经电容C4 正极→电阻R7→三极管Q1基极→三极管Q1发射极→电容C4负极构成回路，使三极管Q1 正向偏置导通。另一路经电容C4正极→电阻R8→光电耦合器U1→三极管Q1集电极→三极管Q1发射极→电容C4负极构成回路，使光电耦合器U1导通，输出电压U0通过光电耦合器U1接地，输出低电平。这样输入、输出信号不共地，完全实现信号隔离，提高电路的可靠性。所述的光电耦合器U1的型号采用HCPL4701，HCPL4731，HCPL070A和HCPL073A中的一种。
参照图3和图5，所述模拟锁相环单元包括：锁相环集成电路CD4046B、四D触发器集成电路CD40175B、双四位二进制计数器集成电路CD4520B和三3输入端与门集成电路CD4073B，所述信号采样及调理单元的光电耦合器U1的集电极与模拟锁相环单元的锁相环集成电路CD4046B的输入端VCC(PIN14)连接,电阻R1的一端与锁相环集成电路CD4046B的VCO_IN(PIN9)连接,另一端与锁相环集成电路CD4046B的PCO(PIN2 )连接；电阻R2的一端与锁相环集成电路CD4046B的R1_VSS(PIN11)连接,电阻R2 的另一端与锁相环集成电路CD4046B的VSS(PIN8)连接；电阻R3的一端与锁相环集成电路CD4046B的R2_VSS(PIN12)连接,电阻R3的另一端与锁相环集成电路CD4046B 的VSS(PIN8)连接；电阻R4的一端与集成电路CD4073B的H(PIN12)连接,另一端与锁相环集成电路CD4073B的VCC(PIN14)连接；电容C1的一端与锁相环集成电路 CD4046B的VCO_IN(PIN9)连接,电容C1的另一端与锁相环集成电路CD4046B的VSS (PIN8)连接；电容C2的一端与锁相环集成电路CD4046B的CIA(PIN6)连接,电容C2 的另一端与锁相环集成电路CD4046B的CIB(PIN7)连接；锁相环集成电路CD4046B 的COMP_IN(PIN3)与四D触发器集成电路CD40175B的Q1(PIN3)与四D触发器集成电路CD40175B的D1(PIN4)连接；四D触发器集成电路CD40175B的CLEAR(PIN1) 与四D触发器集成电路CD40175B的VCC(PIN16)连接；四D触发器集成电路CD40175B 的CLK(PIN9)与双四位二进制计数器集成电路CD4520B的Q4_B(PIN14)连接；三3 输入端与门集成电路CD4073B的A(PIN1)与双四位二进制计数器集成电路CD4520B 的Q3_A(PIN5)连接；三3输入端与门集成电路CD4073B的B(PIN2)与双四位二进制计数器集成电路CD4520B的Q2_A(PIN4)连接；三3输入端与门集成电路CD4073B 的D(PIN3)与双四位二进制计数器集成电路CD4520B的Q1_B(PIN11)连接；三3输入端与门集成电路CD4073B的E(PIN4)与双四位二进制计数器集成电路CD4520B的 Q3_B(PIN13)连接；三3输入端与门集成电路CD4073B的F(PIN5)与双四位二进制计数器集成电路CD4520B的EN_B(PIN10)与双四位二进制计数器集成电路CD4520B 的Q4_A(PIN6)连接；三3输入端与门集成电路CD4073B的OUT_B(PIN6)与三3输入端与门集成电路CD4073B的C(PIN8)连接；三3输入端与门集成电路CD4073B的 OUT_A(PIN9)与三3输入端与门集成电路CD4073B的I(PIN11)连接；三3输入端与门集成电路CD4073B的OUT_C(PIN10)与双四位二进制计数器集成电路CD4520B的 RESET_B(PIN15)与双四位二进制计数器集成电路CD4520B的RESET_A(PIN7)连接；三3输入端与门集成电路CD4073B的G(PIN13)与双四位二进制计数器集成电路 CD4520B的Q1_A(PIN3)连接；双四位二进制计数器集成电路CD4520B的EN_A(PIN2 )与双四位二进制计数器集成电路CD4520B的VCC(PIN16)连接；锁相环集成电路 CD4046B的VCO_OUT(PIN4)分别与双四位二进制计数器集成电路CD4520B的CLK_A( PIN3)、存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B的CLK (PIN10)连接。
所述模拟锁相环单元：工作原理是：采用了锁相环集成电路CD4046B，四D触发器集成电路CD40175B，双四位二进制计数器集成电路CD4520B，三3输入端CD4073B 与门集成电路构成。Ui的采样信号经过信号采样及调理并锁相后产生与Ui同频率的对称方波U_in，U_in的上升沿作为地址发生器的复位信号；U_in经锁相环、分频电路后产生 U_in的N倍频方波信号U_out作为地址发生器的触发信号。当U_out上升沿到来即Ui正弦周期的起始时刻，U_out上升沿信号对地址发生器复位，同时产生的U_out上升沿则触发地址发生器从存储器中顺序读取正弦幅值表，读出的二进制数经微处理器并行端口读取并存储，直至Ui下一个周期开始，U_out上升沿到来，地址发生器复位，完成一个读取周期，这样就保证了正弦幅值表与Ui同频同步。显然，倍频系数N值越大，正弦幅值表的正弦度越高，但实际N的取值需要综合考虑器件性能(如转换器的转换速率等)，这里取N＝500。
Ui输入电压的采样信号经信号采样及调理后产生的基准方波信号U_in送锁相环集成电路CD4046B的输入端，其输出端经分频器CD4520和CD40175实现500分频后作为锁相环的比较信号送入其反馈比较端，则在锁相环锁定的情况下，其输出即为U_in的500倍频方波U_out，U_out即可作为存储器的地址读取信号。
由于锁相环集成电路CD4046B要求反馈比较信号为对称方波，所以500分频电路采用了分频器与T触发器组合的实现方式。双四位二进制计数器集成电路CD4520B通过内部级联可使其成为8位二进制计数器，将锁相环输出U_out作为它的时钟信号，并将其设置为 250反馈复位，则在其最高位输出端可得到频率为U_out频率1/250的脉冲信号；四D触发器集成电路CD40175B将其中的一路D1与反相输出端Q1连接，即成为一个上升沿T触发器，将双四位二进制计数器集成电路CD4520B最高位输出的脉冲信号作为该T触发器的触发信号，其输出即为U_out的500分频方波。
参照图3和图6，所述存储器寻址地址产生单元采用12位二进制串行计数器集成电路CD4040B，12位二进制串行计数器集成电路CD4040B的CLK(PIN10)与模拟锁相环单元的锁相环集成电路CD4046B的VCO_OUT(PIN4)连接，锁相环集成电路CD4040B 的RESET(PIN11)与信号采样及调理单元的出U_IN相连接；锁相环集成电路CD4040B 的Q1-Q12(PIN1-15)与EEPROM存储器单元的集成电路AT28C64B的A1-A12(PIN10-2 )按序号相连接。所述EEPROM存储器单元:采用AT28C64B,64Kbit,并行EEPROM存储器，EEPROM存储器的A1-A12(PIN10-2)与存储器寻址地址产生单元的12位二进制串行计数器集成电路CD4040B的Q1-Q12(PIN1-15)按序号相连接，EEPROM存储器的D1-D8(PIN12-19)与存储器寻址地址产生单元的12位二进制串行计数器集成电路 CD4040B的Q1-Q12(PIN1-15)按序号相连接，EEPROM存储器的CE(PIN20)、OE(PIN22) 与EEPROM存储器的GND(PIN14)相连接，EEPROM存储器的WE(PIN27)与EEPRO存储M 器的VCC(PIN28)相连接。所述微处理器单元：采用Renesas瑞萨的RL78G13增强结构低功耗16位CMOS微处理器R5F100L，微处理器的P20-P27(PIN56-PIN49)与EEPROM存储器AT28C64B的D1-D8(PIN12-19)按序号相连接，微处理器的外部中断引脚IRQ1与信号采样及调理单元输出相连接。
参照图3-图6，所述存储器寻址地址产生单元，EEPROM存储器单元，微处理器单元：工作原理是：存储器寻址地址产生单元:采用了CD4040B,12位二进制串行计数器集成电路。EEPROM存储器单元:采用了AT28C64B,64Kbit,并行EEPROM存储器。相连接。微处理器单元：采用Renesas瑞萨的RL78G13增强结构低功耗16位CMOS微处理器R5F100L。由于在实际控制电路中需要高精度基准信号，所以这里可先将双正半周期正弦幅值事先500分频离线采样，算好其幅值后按顺序排成正弦幅值数据表存入存储芯片 EEPROM AT28C64B中。EEPROM中存入的数据表的计算式为
式(1)中，i＝0，1，2，3，4······499，255为0FFH对应的十进制数。
锁相环输出信号U_out作为地址发生器CD4040的触发信号，CD4040在U_out的触发下顺序扫描存入EEPROM中的正弦幅值数据表，代表正弦波幅值的8位二进制数被送至微处理器IO端口，微处理器会在需要读取交流电相位数据时读取IO上的数据，由于把基准方波信号U_in作为地址发生器的复位信号，这样就保证了在一个输入电压正弦周期正好完成。同时微处理器的定时器被设置为计数器模式，计数器时钟源设置为外部输入。时钟源输入引脚与锁相环输出信号U_out连接，在地址发生器发生复位的同时微处理器中断服务程序会清零微处理器内部计数器，赋给初始值，并允许微处理器内部计数器开始计数。当微处理器内部计数器计数达到溢出，执行定时器溢出中断服务程序读取IO口上的数据，解析后传递给需要程序使用。接着关闭计数器，等待下一次地址发生器的信号复位，周而复始。上述看见本硬件电路结构建立了一个完全同市电同步的交流电正弦波形表供微处理器随时按需访问读取，只需要改变计数器初始值即可取得正弦波任意相位数据，而且和市电完全同步。与传统的狭隘的过零相比该电路简单,巧妙的使用廉价器件实现高精度的模拟 -数字的转换,可靠性高,成本较低,维护方便。该方法可以得到任意时刻正弦波信号的准确相位和交流电源的下一个过零点时刻,自由度大,运用灵活,提高了零点检测的精度。适用于同步开关控制,智能电容器等产品的预充电式开关等特殊的衍生过零投切电路。
参照图7，本实用新型的一种超低功耗高精度交流电压过零点检测电路工作流程为：
1)IO初始化，端口P1设置为上拉输入状态；
2)初始化中断管理相关各寄存器，设置中断为IRQ1外部中断；
3)设置定时器1为计数器模式，时钟源外置，不分频；
4)运行主程序，开启外部中断；
5)响应外部中断，在外部中断服务函数中初始化计数器初始值，开始计数；
6)等待计数器溢出中断，在计数器中断服务程序中读取正弦函数波形表数据解析数据，传递给相应的程序；
7)关闭计数器，等待地址发生器即外部中断复位；
8)周而复始，改变计数器初始值即可获取任意时刻相位值。
以上所述仅是本实用新型的优选实例，并非穷举，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应该视为本实用新型的保护范围。