低功耗可调倍频器的制造方法
【技术领域】
[0001]本发明涉及一种倍频电路，具体涉及一种低功耗可调倍频器。
【背景技术】
[0002]随着集成电路的快速发展，数模混合芯片的应用也越来越广泛，时钟是这类芯片必不可少的部分。
[0003]同时，由于运算速度要求的提高，对时钟频率的要求也越来越高，而且其稳定性也是其必不可少的要求。
[0004]目前采用的倍频电路多用锁相环来做，但锁相环电路比较复杂，做起来存在一定难度，而且功耗也会增加。
【发明内容】
[0005]本发明提供一种低功耗可调倍频器，实现性能稳定和降低功耗的要求，同时相对简单易实现，降低了设计的复杂性。
[0006]为实现上述目的，本发明提供一种低功耗可调倍频器，其特点是，该倍频器包含: 时钟电路，其产生并输出时钟信号和采样时钟信号；时钟信号为低功耗可调倍频器的时钟输出；
采样调整电路，其接收外接的基准时钟和时钟电路输出的采样时钟信号，通过采样时钟信号对基准时钟进行采样，采样所得基准时钟中高电平的个数，作为采样信号输出；
时钟稳定判断电路，其接收采样调整电路输出的采样信号，输出采样时钟控制信号调节采样基准时钟高电平的个数，还输出使能信号控制采样调整电路开闭；
当时钟稳定判断电路判断基准时钟采样得到高电平的个数大于预设的个数阈值，时钟稳定判断电路控制时钟电路减小采样时钟信号的输出频率，减小采样时钟信号采样基准时钟高电平的个数；或者，当时钟稳定判断电路判断基准时钟采样得到高电平的个数小于预设的个数阈值，时钟稳定判断电路控制时钟电路增大采样时钟信号的输出频率，增大采样时钟信号采样基准时钟高电平的个数；
当采样基准时钟得到高电平的个数等于预设的个数阈值，时钟电路稳定振荡输出时钟信号，并且时钟稳定判断电路输出高电平的使能信号，驱动采样调整电路的时钟输入固定为高电平，关闭采样调整电路。
[0007]上述时钟电路包含:
电流控制振荡器，其接收初始外加电流源，产生并输出第一时钟信号；
二分频电路，其输入端电路连接电流控制振荡器的输出端，接收第一时钟信号，输出二分频时钟信号；该二分频时钟信号作为低功耗可调倍频器的时钟输出；
环形移位寄存器，其接收二分频时钟信号，输出采样时钟信号。
[0008]上述低功耗可调倍频器还包含:
第一或门电路，其电路连接在二分频电路与环形移位寄存器之间；第一或门电路输入端接收二分频电路输出的二分频时钟信号和时钟稳定判断电路输出的使能信号，或运算后输出第二时钟至环形移位寄存器，环形移位寄存器将第二时钟作为输入，输出采样时钟信号至采样调整电路；
第二或门电路，其输入端接收基准时钟与时钟稳定判断电路输出的使能信号，或运算后输出第三时钟至采样调整电路；
当低功耗可调倍频器稳定振荡输出时钟信号，时钟稳定判断电路的使能信号输出高电平，驱动第二时钟与第三时钟固定为高电平，关闭采样调整电路。
[0009]上述时钟电路还包含:
上升沿采样电路，其输入端接收第三时钟，时钟端接收第二时钟，上升沿采样电路于第二时钟上升沿对第三时钟采样，输出上升沿采样信号；
下降沿采样电路，其输入端接收第三时钟，时钟端接收第二时钟，下降沿采样电路于第二时钟下降沿对第三时钟采样，输出下降沿采样信号。
[0010]上述时钟电路还包含:
上升沿采样电路，其输入端接收基准时钟，时钟端接收二分频时钟信号，上升沿采样电路于二分频时钟信号上升沿对基准时钟采样，输出上升沿采样信号；
下降沿采样电路，其输入端接收基准时钟，时钟端接收二分频时钟信号，下降沿采样电路于二分频时钟信号下降沿对基准时钟采样，输出下降沿采样信号。
[0011 ] 上述采样调整电路包含:
第三或门电路，其输入端接收上升沿采样信号、下降沿采样信号和第三时钟，或输入端接收上升沿采样信号、下降沿采样信号和基准时钟，或运算后输出端输出重置信号；
采样电路，其接收第三时钟、重置信号和采样时钟信号，或接收基准时钟、重置信号和采样时钟信号；采样电路对基准时钟的高电平进行采样后输出采样信号；
锁存电路，其接收采样电路输出的采样信号，以及第三时钟或基准时钟经过反向产生的反向时钟，该锁存电路锁存采样电路输出的完整的采样信号，并输出经过锁存的采样信号。
[0012]上述采样电路包含若干路上升沿D触发器，每路上升沿D触发器的D端接收第三时钟或基准时钟，时钟端接收采样时钟信号，重置端接收重置信号，输出端输出采样信号。
[0013]上述锁存电路包含若干路上升沿D触发器，每路上升沿D触发器的D端接收采样电路输出的采样信号，时钟端接收第三时钟或基准时钟经过反向产生的反向时钟，输出端输出经过锁存的采样信号。
[0014]上述时钟稳定判断电路包含:
压控电流源，其输出端电路连接时钟电路，控制时钟电路输出的时钟信号和采样时钟信号的频率大小；
加法器，其接收采样调整电路输出的采样信号，输出基准时钟高电平的个数；
第一逻辑电路，其接收加法器输出的基准时钟高电平的个数；当基准时钟采样得到高电平的个数大于预设的个数阈值，第一逻辑电路控制压控电流源减小时钟信号和采样时钟信号的输出频率；当基准时钟采样得到高电平的个数小于预设的个数阈值，第一逻辑电路控制压控电流源增大时钟信号和采样时钟信号的输出频率；当基准时钟采样得到高电平的个数等于预设的个数阈值，第一逻辑电路控制压控电流源保持时钟信号和采样时钟信号的输出频率不变。
[0015]上述时钟稳定判断电路包含:
压控电流源，其输出端电路连接时钟电路，控制时钟电路输出的时钟信号和采样时钟信号的频率大小；
加法器，其接收采样调整电路输出的采样信号，输出基准时钟高电平的个数；
第一逻辑电路，其接收加法器输出的基准时钟高电平的个数；当基准时钟采样得到高电平的个数大于预设的个数阈值，第一逻辑电路控制压控电流源减小时钟信号和采样时钟信号的输出频率，当基准时钟采样得到高电平的个数小于预设的个数阈值，第一逻辑电路控制压控电流源增大时钟信号和采样时钟信号的输出频率；当基准时钟采样得到高电平的个数等于预设的个数阈值，第一逻辑电路控制压控电流源保持时钟信号和采样时钟信号的输出频率不变；
第二逻辑电路，其输入端电路连接第一逻辑电路，输出端电路连接第一或门电路与第二或门电路，当基准时钟采样得到高电平的个数等于预设的个数阈值，第二逻辑电路统计基准时钟采样得到高电平的个数等于预设的个数阈值的次数，当统计的次数达到预设的次数阈值，第二逻辑电路即输出高电平的使能信号至第一或门电路与第二或门电路。
[0016]本发明低功耗可调倍频器和现有技术的时钟电路相比，其优点在于，本发明加入了采样调整电路和时钟稳定判断电路，在时钟稳定之后，里面的采样调整电路部分可以完全关掉，不再工作，从而达到性能稳定和降低功耗的要求，且此电路相对简单易实现，降低了设计的复杂性。
【附图说明】
[0017]图1为本发明低功耗可调倍频器的电路原理图；
图2为环形移位寄存器的具体波形图；
图3为采样调整电路中采样基准时钟实现的实例波形图。
【具体实施方式】
[0018]以下结合附图，进一步说明本发明的具体实施例。
[0019]本发明公开了一种低功耗可调倍频器，该低功耗可调倍频器包含:时钟电路、采样调整电路和时钟稳定判断电路。
[0020]时钟电路用于产生并输出时钟信号和采样时钟信号；时钟信号为低功耗可调倍频器的时钟输出。
[0021]采样调整电路用于接收外接的基准时钟和时钟电路输出的采样时钟信号，通过采样时钟信号对基准时钟进行采