一种达林顿晶体管参数的测试方法与流程

本发明涉及一种测试方法，具体是一种达林顿晶体管参数的测试方法，属于达林顿晶体管技术领域。

背景技术：

达林顿晶体管是一种半导体复合管，由于其结构为两个晶体管复合而成，所以其放大倍数大，有的几千倍，甚至上万倍。达林顿管因其有很高的放大系数，广泛应用于电力电子，发动机，发电机组，纺织机械，汽车空调风扇调节器中。一般晶体管的参数bvceo，在耐压击穿点（b点）附近，随着电流的增大，bvceo也增大（正阻性）如图1所示。而达林顿管却相反，随着电流的增大，bvceo先增大到a点，然后却减小（负阻性）到耐压击穿点（b点），即曲线出现了回扫现象，然后发生击穿，如图2所示；在实际测试应用中，由于回扫现象导致经常发现达林顿晶体管的bvceo电压测试偏大，导致不准确；同时测试参数饱和压降vces时，由于基极电流ib太大，还出现原本测试合格的达林顿管在复测时发现有产品烧坏，多次复测会多次发现达林顿管损坏的问题，严重影响了达林顿管的质量及可靠性。

技术实现要素：

本发明的目的是克服现有达林顿晶体管测试种问题，提供一种达林顿晶体管参数的测试方法，在测试bvceo参数时，通过在测试站的bv和cv端口间并联阻尼电容及在偏置电流ic的回路中串联阻尼电阻，可以有效的消除达林顿管bvceo误测的问题；通过减小基极电流ib，可以避免产品被烧坏。

为实现以上技术目的，本发明的技术方案是：一种达林顿晶体管参数的测试方法，其特征在于，包括如下步骤：

步骤一.选取被测试达林顿晶体管，并将其放置到测试压爪中，利用连接线将测试压爪和测试系统的测试站接上；

步骤二.测试bvceo参数：在示波器上观测bvceo的波形，改变连接线的长度，观测是否消除自激震荡；

步骤三.若消除自激震荡，则bvceo测试值为实际值；若没有消除自激震荡，则进行步骤四；

步骤四.在测试站的测试主机上，选通k210，并闭合，即在测试站的bv、cv端口间并入300p/2kv阻尼电容，通过示波器观测bvceo的波形，判断是否消除自激震荡；

步骤五.若消除自激震荡，则bvceo测试值为实际值；若没有消除自激震荡，则进行步骤六；

步骤六.在测试站的测试主机上，再选通k202，并闭合，即在测试站内部的偏置电流ic回路中串联10kω电阻，通过示波器观测bvceo的波形，可完全消除自激震荡，输出bvceo测试值；

步骤七.测试饱和压降vces参数：先选几十只达林顿晶体管测试其放大倍数hfe值的范围；

步骤八.再根据公式hfe=ic/ib，求基极电流ib的值；其中，达林顿晶体管标准值参数饱和压降vces<2.0v，集电极电流ic=5a；

步骤九.将饱和压降测试参数vces<2.0v及求得的集电极电流ib值输入测试程序中，测出饱和压降vces的实际测试值。

进一步地，在测试bvceo参数时，采用示波器来监控bvceo的波形；

若观测到bvceo的波形发生高低抖动变化，且曲线有毛边，说明bvceo测试过程中产生了自激振荡，导致bvceo参数测试不准；

当测试站的测试频率f测试与达林顿晶体管的基极b、集电极c连接线间的分布电容c分耦合的空间干扰信号f分一致时，则bvceo测试过程中会产生自激振荡。

进一步地，消除自激振荡：根据公式f分=1/k*r分*c分，f测试=1/k*r*c结电容，其中，r分为达林顿晶体管的基极b、集电极c连接线间的电阻；c分为达林顿晶体管的基极b、集电极c连接线间的分布电容；c结电容为测试站端口cv、bv间的电容；r为测试站内部偏置电流ic回路的电阻；k为常数；

若增大f分，则打破f分=f测试的条件，自激振荡停止：减短测试压爪和测试站间连接线的长度，相当于减小了连接线正对面积s，根据公式c分=εs/4πkd，可降低c分，进而改变了f分；

若降低f测试，则打破f分=f测试的条件，自激振荡停止：

a、在测试站的bv、cv端口间并入300p/2kv阻尼电容，等效于c结电容增大，进而改变了f测试；

b、在测试站内部的偏置电流ic回路中串联10kω阻尼电阻，等效于r增大，进而改变了f测试；

通过改变f分或f测试均可以消除自激震荡。

本发明具有以下优点：

1）本发明在不影响半导体器件产品正常电性能的情况下，在测试bvceo参数时，在测试站的端口bv和cv之间并联300p/2kv电容；或测试站内部的偏置电流ic回路中串联10kω阻尼电阻，根据测试值的范围串联电阻10kω±2kω，通过这两种方法均可以改变测试站的振荡频率f测试，可以有效的消除达林顿管产品的bvceo测试参数的自激振荡，解决了达林顿管bvceo误测的问题；

2）本发明在测试达林顿晶体管的饱和压降vces参数时，通过减小基极电流ib的输入值，且其输入值是标准值（常规输入的ib值）的1/8~1/10，消除了因基极电流太大导致产品测坏的隐患。

附图说明

图1为现有晶体管的输出特性曲线。

图2为现有达林顿晶体管的负阻特性曲线。

图3为本发明测试结构示意图。

图4为本发明实施例测试站端口bv、cv间并联阻尼电容的等效电路图。

图5为本发明实施例测试站内部的偏置电流ic回路中串联阻尼电阻的等效电路图。

附图说明标记：1-连接线；2-测试压爪；3-测试站；4-测试主机；5-测试系统。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

本实施例1一种达林顿晶体管参数的测试方法，包括如下步骤：

如图3所示，步骤一.被测试达林顿晶体管，并将其放置到测试压爪2中，利用连接线1将测试压爪2和测试系统5的测试站3接上；

步骤二.测试bvceo参数：在测试测试bvceo参数过程中，采用示波器来监控bvceo的波形；

若观测到bvceo的波形发生高低抖动变化，且曲线有毛边，说明bvceo测试过程中产生了自激振荡，导致bvceo参数测试不准；

当测试站3的测试频率f测试与达林顿晶体管的基极b、集电极c连接线1间的分布电容c分耦合的空间干扰信号f分一致时，则bvceo测试过程中会产生自激振荡；

根据公式f分=1/k*r分*c分，f测试=1/k*r*c结电容，其中，r分为达林顿晶体管的基极b、集电极c连接线间的电阻；c分为达林顿晶体管的基极b、集电极c连接线间的分布电容；c结电容为测试站端口cv、bv间的电容；r为测试站内部偏置电流ic回路的电阻；k为常数；

若增大f分，则打破f分=f测试的条件，自激振荡停止：减短测试压爪2和测试站3间连接线1的长度，相当于减小了连接线1正对面积s，根据公式c分=εs/4πkd，可降低c分，进而改变了f分；在示波器来监控bvceo的波形，观测是否消除自激震荡；

步骤三.若消除自激震荡，则bvceo测试值为实际值；若没有消除自激震荡，则进行步骤四；

步骤四.若降低f测试，则打破f分=f测试的条件，自激振荡停止：

如图4所示，在测试站3的测试主机4上，选通k210，并闭合，即在测试站3端口bv、cv间并入300p/2kv阻尼电容；等效于c结电容增大，进而改变了f测试；

通过示波器观测bvceo的波形，判断是否消除自激震荡；

步骤五.若消除自激震荡，则bvceo测试值为实际值；若没有消除自激震荡，则进行步骤六；

如图5所示，步骤六.在测试站3的测试主机4上，再选通k202，并闭合，即在测试站3内部的偏置电流ic回路中串联10kω阻尼电阻，等效于r增大，进而改变了f测试；

通过示波器观测bvceo的波形，可完全消除自激震荡，输出bvceo测试值；

因此，通过减短连接线1的长度来改变f分消除自激震荡的效果不明显，通过在测试站3端口bv、cv间并入阻尼电容或在测试站3内部的偏置电流ic回路中串联阻尼电阻来改变f测试，可以完全消除自激震荡；

一般情况下，通过测试站3的bv、cv间并入300p/2kv阻尼电容来改变f测试，即可消除bvceo自激振荡，对于有些达林顿晶体管，还需要通过在偏置电流ic的回路中串联8-10kω电阻来改变f测试才可以完全消除自激震荡；

步骤七.测试饱和压降vces参数：先选几十只达林顿晶体管测试其放大倍数hfe值的范围；本实施例中放大倍数hfe约为4000；

目前，达林顿晶体管中标准值参数饱和压降vces<2.0v，集电极电流ic=5a，基极电流ib=10ma；

步骤八.再根据公式hfe=ic/ib，求基极电流ib的值；其中，放大倍数hfe约为4000，集电极电流ic=5a，由上得出，ib约为1.25ma，1.25ma约为标准值10ma的1/8~1/10；

步骤九.将测试参数饱和压降vces<2.0v及求得的集电极电流ib值（约1.25ma），输入测试程序中，最终求得饱和压降vces的实际测试值为1.13v、1.12v等；这样测试出的参数既符合林顿晶体管中标准值参数饱和压降<2.0v的要求，又避免了因ib输入值过大导致的产品损坏。

本实施例中的测试系统5选用junodts-1000测试系统。

本发明测试方法，适用于集电极电流ic值只有3-7a的达林顿复合管，包含单电阻达林顿复合管、双电阻达林顿复合管、无阻达林顿管，组合式达林顿特性产品。

以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。