一种用于3D-SiP芯片测试向量压缩的方法及系统与流程

本发明涉及集成电路测试技术领域，尤其涉及一种用于3d-sip芯片测试向量压缩的方法及一种用于3d-sip芯片测试向量压缩的系统。

背景技术：

随着cmos电路特征尺寸越来越小，摩尔定律几乎发挥到了极致，一方面，封装集成度的不断提高，催生了系统级封装技术（sip）发展；另一方面，soc与sip相互融合发展，系统电路线宽越来越小，集成度越来越高；衍生了三维系统级封装（3d-sip）。

在外形尺寸方面，3d-sip集成电路芯片增加了集成度，在同一个封装里面集成不同功能的芯片，例如fpga、dsp、sram、flash等；由于同一封装内部集成的芯片多且较为复杂，3d-sip芯片在测试时，所产生的测试向量非常大，给ate系统带来了较大的挑战。

技术实现要素：

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种用于3d-sip芯片测试向量压缩的方法及一种用于3d-sip芯片测试向量压缩的系统，以解决现有技术中的问题。

作为本发明的第一个方面，提供一种用于3d-sip芯片测试向量压缩的方法，其中，所述用于3d-sip芯片测试向量压缩的方法包括：

搜索待压缩的测试向量的路径；

加载待压缩的测试向量；

将待压缩的测试向量进行模式转换以得到压缩后的测试向量。

优选地，所述将待压缩的测试向量进行模式转换以得到压缩后的测试向量包括：

将待压缩的测试向量的测试码每两行设置成为一个时序；

将每两行的结尾设置一个分号。

优选地，所述待压缩的测试向量的特征属性包括：时序、管脚名称、测试码固定格式和指令码。

优选地，所述压缩后的测试向量的特征属性包括：时序、管脚名称、测试码固定格式、指令码和pin_setup管脚设置选项。

优选地，所述待压缩的测试向量的格式和所述压缩后的测试向量的格式均包括atp格式。

优选地，所述压缩后的测试向量的测试码的行数为4的倍数。

优选地，所述压缩后的测试向量的指令码设置在每4行的第三行。

优选地，所述压缩后的测试向量的指令码包括repeat和match。

作为本发明的第二个方面，提供一种用于3d-sip芯片测试向量压缩的系统，其中，所述用于3d-sip芯片测试向量压缩的系统包括：

搜索模块，所述搜索模块用于搜索待压缩的测试向量的路径；

加载模块，所述加载模块用于加载待压缩的测试向量；

转换模块，所述转换模块用于将待压缩的测试向量进行模式转换以得到压缩后的测试向量。

本发明提供的用于3d-sip芯片测试向量压缩的方法，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ate（automstictestequipment，自动测试设备）对3d-sip芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ate中测试向量的空间。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为本发明提供的用于3d-sip芯片测试向量压缩的方法的流程图。

图2为本发明提供的待压缩的测试向量的测试码的一种具体示例图。

图3为本发明提供的压缩后的测试向量的测试码的一种具体示例图。

图4为本发明提供的用于3d-sip芯片测试向量压缩的系统的结构框图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

作为本发明的第一个方面，提供一种用于3d-sip芯片测试向量压缩的方法，其中，如图1所示，所述用于3d-sip芯片测试向量压缩的方法包括：

s110、搜索待压缩的测试向量的路径；

s120、加载待压缩的测试向量；

s130、将待压缩的测试向量进行模式转换以得到压缩后的测试向量。

本发明提供的用于3d-sip芯片测试向量压缩的方法，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ate（automstictestequipment，自动测试设备）对3d-sip芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ate中测试向量的空间。

具体地，所述将待压缩的测试向量进行模式转换以得到压缩后的测试向量包括：

将待压缩的测试向量的测试码每两行设置成为一个时序；

将每两行的结尾设置一个分号。

具体地，所述待压缩的测试向量的特征属性包括：时序、管脚名称、测试码固定格式和指令码。

具体地，所述压缩后的测试向量的特征属性包括：时序、管脚名称、测试码固定格式、指令码和pin_setup管脚设置选项。

具体地，所述待压缩的测试向量的格式和所述压缩后的测试向量的格式均包括atp格式。

图2为待压缩的测试向量的测试码的一种具体示例图，图3为压缩后的测试向量的测试码的一种具体示例图。

需要说明的是，所述压缩后的测试向量的测试码的行数为4的倍数。

具体地，所述压缩后的测试向量的指令码设置在每4行的第三行。例如以abcd为一个周期，压缩后的测试向量的指令码只能写在c这一行

具体地，所述压缩后的测试向量的指令码包括repeat和match。压缩后的测试向量需要区分输入和输出，输入填写“2x”，输出填写“2x_output”。

需要说明的是，所述时序符合一般用>tsb1、>tsb2、>tsb3、>tsb4表示。

还需要说明的是，待压缩的测试向量的固定格式为vm_vector、importtset等。

由图2和图3可以看出，压缩后的测试向量的测试码每两行只占一行ate测试向量的空间，测试向量压缩比为50%。

作为本发明的第二个方面，提供一种用于3d-sip芯片测试向量压缩的系统，其中，如图4所示，所述用于3d-sip芯片测试向量压缩的系统10包括：

搜索模块110，所述搜索模块110用于搜索待压缩的测试向量的路径；

加载模块120，所述加载模块120用于加载待压缩的测试向量；

转换模块130，所述转换模块130用于将待压缩的测试向量进行模式转换以得到压缩后的测试向量。

本发明提供的用于3d-sip芯片测试向量压缩的系统，通过搜索待压缩的测试向量的路径，加载待压缩的测试向量，然后将待压缩的测试向量进行模式转换得到压缩后的测试向量，该压缩后的测试向量可以基于ate（automstictestequipment，自动测试设备）对3d-sip芯片进行功能测试，该压缩后的测试向量相比待压缩的测试向量压缩比达到50%，能够很大程度节省ate中测试向量的空间。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。