雷达数据的传输装置和雷达系统的制作方法

本发明涉及雷达技术领域，更具体地，涉及一种雷达数据的传输装置和雷达系统。

背景技术：

目前，小型化和瘦终端化已逐渐成为雷达系统的设计趋势。瘦终端化设计是指在雷达终端设备侧仅执行少量信号处理过程或不执行信号处理过程，而是将大部分信号处理和数据融合的过程放在雷达系统的处理终端(例如中央处理器、域处理器等)内执行，这种设计的优势在于可以提升雷达系统的性能和效率。在实际应用中，需要引入额外的时钟信号芯片才能进行雷达终端设备侧与处理终端之间的数据传输，不仅会增加雷达系统的成本，还加大了雷达系统的复杂度。

技术实现要素：

为了解决上述现有技术存在的问题，本发明提供了一种雷达数据的传输装置和雷达系统，降低了成本、系统结构复杂度以及引脚数目，且不会影响雷达系统正常的发射和接收功能。

根据本发明的一方面，提供了一种雷达数据的传输装置，包括：雷达收发机，用于产生扫频信号，扫频信号在时域上具有脉冲发射区间和等待区间，等待区间用于隔离相邻的脉冲发射区间；以及数据发射机，与雷达收发机连接；其中，雷达收发机用于在等待区间向数据发射机提供时钟信号，数据发射机基于时钟信号进行雷达数据的传输。雷达收发机利用已有电路产生时钟信号使得本发明实施例的传输装置无需再设置额外的时钟信号产生电路。可选的，数据发射机串行传输雷达数据，使得传输装置不会引入过多的管脚。

可选的，传输装置还包括：预设数据链路，包括至少一个数据输出节点；数据链路端口，分别与数据发射机和各数据输出节点连接，其中，数据链路端口用于通过各数据输出节点接收雷达数据，并将所接收的雷达数据发送至数据发射机；以及预设数据链路包括雷达收发机中模数转换器输出的原始数据至雷达收发机的输出端的数据链路中任意一段数据链路。

可选的，数据输出节点包括原始数据的输出节点、一维快速傅氏变换数据的输出节点、二维快速傅氏变换数据的输出节点、三维快速傅氏变换数据的输出节点、目标检测数据的输出节点、到达角数据的输出节点、聚类数据的输出节点和跟踪数据的输出节点中的至少一个。

可选的，传输装置还包括：预处理器，连接在雷达收发机和数据发射机之间，用于对雷达收发机提供的雷达数据进行预处理，并将预处理后的雷达数据发送至数据发射机。

可选的，预处理包括数据缓冲、数据按需整理、排序、编码解码、并串转换和串并转换中的至少一种处理操作。

可选的，传输装置还包括：存储器，分别与数据链路端口和各数据输出节点连接，其中，存储器用于存储各数据输出节点所输出的雷达数据，以及经数据链路端口输出该存储器所存储的雷达数据。

可选的，雷达收发机包括用于产生扫频信号的锁相环单元；和/或数据发射机包括用于对数据发射机传输的数据进行补偿的预加重单元。预加重单元使得传输装置能够实现长距离高速数据传输。

可选的，等待区间包括第一子等待区间和第二子等待区间中的至少一种；其中，第一子等待区间包括扫描信号中用于间隔相邻帧的区间，第二子等待区间包括扫描信号中用于间隔相邻啁啾阶段的区间，扫频信号的每帧包括至少一个啁啾阶段，扫频信号在等待区间内的频率恒定。从而本发明实施例能够利用等待区间内的扫频信号提供频率恒定的时钟信号。

根据本发明的另一方面，还提供了一种雷达系统，包括：至少一个雷达终端侧设备，各雷达终端侧设备均包括如上的任意一种传输装置；外部处理器，与各传输装置的数据发射机连接，用于对数据发射机所发送的数据进行后处理；以及执行终端，与外部处理器连接，用于基于经后处理的数据执行终端操作。

可选的，雷达系统为片上系统。

本发明实施例的雷达数据的传输装置和雷达系统利用雷达收发机的已有电路向数据发射机提供时钟信号，使得数据发射机能够基于该时钟信号进行雷达数据的传输，从而无需引入额外的时钟产生芯片/电路，减少了雷达系统的复杂程度、降低了雷达系统的成本；雷达收发机在扫频信号的等待区间提供时钟信号以使数据发射机在等待区间内进行雷达数据的传输，从而不会影响雷达收发机和整个雷达系统的数据处理过程、工作周期以及模拟信号质量。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出本发明实施例的雷达系统的示意性框图；

图2示出图1中雷达终端侧设备的传输装置的结构示意图；

图3示出图2中预设数据链路和数据链路端口的结构示意图；

图4示出本发明实施例中扫频信号的频率变化示意图；

图5a示出图4所示的扫频信号的一种区间分布示意图；

图5b示出图4所述的扫频信号的另一种区间分布的示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

图1示出本发明实施例的雷达系统的示意性框图。

如图1所示，本发明实施例的雷达系统1000包括至少一个雷达终端侧设备1100以及外部处理器1200。每个雷达终端侧设备1100分别根据接收到的雷达信号产生雷达数据；外部处理器1200接收各个雷达终端侧设备1100提供的雷达数据data_m，并对雷达数据data_m进行后处理以获得相应的接收数据。

雷达系统1000的数据处理链路(也称数字基带处理链路)由雷达终端侧设备1100和外部处理器1200共同实现。其中，雷达终端侧设备1100首先根据接收到的雷达信号产生对应的原始数据，数据处理链路基于该原始数据依次执行预设算法(预设算法包括但不限于窗口算法、一维快速傅氏变换算法、二维快速傅氏变换算法、三维快速傅氏变换算法、目标检测算法、到达角输出算法、聚类输出算法以及跟踪输出算法等)以得到相应的结果数据，数据处理链路还可以从原始数据和/或各个预设算法产生的结果数据中提取得到目标数据。作为可选的实施例，瘦终端化的雷达系统中，雷达终端侧设备1100仅用于完成部分数据处理链路中的数据处理过程，雷达终端侧设备1100可以将上述原始数据、结果数据或目标数据作为节点数据，并根据节点数据产生相应的雷达数据。

在一个可选的实施例中，图1中所示的雷达系统1000还可以包括与外部处理器1200连接的至少一个执行终端1300，每个执行终端1300用于根据外部处理器1200提供的经过后处理的接收数据执行终端操作，即执行各种具体的控制功能，例如在应用于汽车的雷达系统中，执行终端1300用于根据外部处理器1200提供的接收数据控制汽车的行进方向等。

在可选的实施例中，雷达系统1000为片上系统。

在本实施例中，各个雷达终端侧设备均包括传输装置。图2示出图1中雷达终端侧设备的传输装置的结构示意图。

如图2所示，传输装置1100a至少包括雷达收发机1110和数据发射机1120。

雷达收发机1110用于产生扫频信号vfc和时钟信号vclk。扫频信号vfc在时域上具有脉冲发射区间和等待区间，其中等待区间用于隔离相邻的脉冲发射区间。扫频信号vfc和时钟信号vclk例如由雷达收发机1110内的锁相环电路实现。

作为一种可选的实施例，雷达收发机1110内的锁相环电路用于根据控制信号产生扫频信号vfc(例如由锁相环电路内部的压控电压源根据控制信号产生，控制信号表征频率信号vfc的频率)。锁相环电路例如产生fmcw(frequencymodulatedcontinuouswave，即调频连续波)信号、mfsk(multiplefrequencyshiftkeying，多频移键控)信号或其他形式的扫频信号vfc。

雷达收发机1110还可以包括任意数量的发射通道和任意数量的接收通道。每个接收通道在各个脉冲发射区间内基于扫频信号vfc或经倍频器处理之后的扫频信号将接收到的雷达信号vr转换成中频信号，该中频信号可以被雷达收发机内的模数转换器转换为相应的雷达数据；每个发射通道基于扫频信号vfc或经倍频器处理之后的扫频信号提供相应的发射信号。作为可选的实施例，每个接收通道例如包括依次级联的低噪声放大器、混频器、模拟基带电路以及中频输出电路，其中混频器基于扫频信号vfc或经倍频器处理之后的扫频信号对低噪声放大器输出的信号进行降频；每个发射通道例如包括依次级联的移相器和功率放大器，功率放大器用于输出发射信号。

雷达收发机1110在扫频信号的等待区间向数据发射机1120提供时钟信号vclk，数据发射机1120与雷达收发机1110相连以接收雷达收发机1110提供的雷达数据，并在相应的等待区间内基于时钟信号vclk将接收到的雷达数据data_m输出(例如串行输出雷达数据，在一些实施例中也可以并行输出雷达数据)。由于用于数据传输的时钟信号vclk是根据扫频信号vfc获得的，因此本发明实施例的传输装置无需额外的高速时钟电路，且能够执行任意高速数据传输标准。

作为一种可选的实施例，数据发射机1120例如为符合jesd204b标准的serdes(serializer/deserializer，串行器/解串器)发射机。serdes发射机是一种时分多路复用(tdm)、点对点(p2p)的串行通信技术，可以在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，提升信号的传输速度，从而大大降低通信成本。

作为一个可选的实施例，数据发射机1120可以包括预加重模块,用于对数据发射机传输的雷达数据进行补偿，以使数据发射机1120输出的雷达数据符合长距传输标准。

作为一个可选的实施例，数据发射机1120还可以包括无线发射模块)，该无线发射模块基于时钟信号vclk无线串行输出雷达数据或预加重后的雷达数据。

作为一种可选的实施例，传输装置1100a还包括预处理器1130，预处理器连接在雷达收发机和数据发射机之间，用于对雷达收发机1110提供的雷达数据进行预处理，并将预处理后的雷达数据发送至数据发射机1120。作为可选的实施例，预处理器实现的预处理过程包括数据缓冲、数据按需整理、编码解码(例如为dc平衡编码，编码方式可以是8b/10b、64/66等)、排序、并串转换(用于生成高速数据流)和串并转换中的至少一种处理操作。

传输装置1100a还包括预设数据链路和数据链路端口。在一些可选的实施例中，传输装置1100a还包括连接在预设数据链路和数据链路端口之间的存储器。下面结合附图对此进行举例说明。

图3示出图2中预设数据链路和数据链路端口的结构示意图。

如图3所示，传输装置的预设数据链路1140包括至少一个数据输出节点；数据链路端口1150(例如为直接内存存取端口，即directmemoryaccess，dma)分别与数据发射机和各个数据输出节点连接，以通过各个数据输出节点接收对应的雷达数据，并将接收到的雷达数据发送至数据发射机。

预设数据链路包括雷达系统的数据处理链路中的任意一段数据链路，即预设数据链路包括雷达收发机内模数转换器输出的原始数据至雷达收发机的输出端的数据链路中的任意一段数据链路。该预设数据链路包括至少一个数据输出节点，数据输出节点包括雷达收发机内模数转换器提供的原始数据的输出节点、一维快速傅氏变换数据的输出节点、二维快速傅氏变换数据的输出节点、三维快速傅氏变换数据的输出节点、目标检测数据的输出节点、到达角数据的输出节点、聚类数据的输出节点和跟踪数据的输出节点中的至少一个。

作为一种可选的实施例，数据链路端口和各个数据输出节点之间还连接有存储器1160。该存储器用于存储各个数据输出节点提供的数据，并用于经数据链路端口输出其存储的数据。存储器可以包括位于片上或片外的静态存储器和/或动态存储器。

图4示出本发明实施例中扫频信号的频率变化示意图。图5a示出图4所示的扫频信号的一种区间分布示意图。图5b示出图4所述的扫频信号的另一种区间分布的示意图。

如图4所示，扫频信号vctl的每个帧周期tf包括至少一个啁啾(chirp)阶段tf_sub。

扫频信号的每个脉冲发射区间对应一个啁啾阶段tf_sub，每个等待区间包括第一子等待区间和第二子等待区间中的至少一种。其中，第一子等待区间包括扫描信号中用于间隔相邻帧周期tf的区间(如图5a所示)，第二子等待区间包括扫描信号中用于间隔相邻啁啾阶段的区间(如图5b所示)。

扫频信号的频率在每个脉冲发射区间(即每个啁啾阶段tf_sub)中连续变化，且在每个脉冲发射区间结束时复位至基准频率。作为一种可选的实施例，在基于fmcw技术的雷达系统中，扫频信号的频率呈周期线性变化(例如，在每个脉冲发射区间中先由基准频率线性上升至设定频率，再由设定频率线性下降至基准频率，频率上升阶段的持续时间通常比频率下降阶段的持续时间长，具体的频率上升阶段的持续时间和频率下降阶段的持续时间在扫频信号的各个脉冲发射区间中可能不同)，从而使得雷达系统的发射信号和接收信号之间存在频率差，通过测量该频率差可以间接测量电磁波在雷达系统与目标物体之间的传播时间，再利用测量出的传播时间计算出目标距离、速度。

而在每个等待区间内，扫频信号等于恒定的基准频率。此时，雷达收发机根据恒定的扫频信号获得用于串行数据传输的时钟信号，使得数据发射机能够基于该时钟信号串行输出雷达数据。作为一种可选的实施例，传输装置可以在等待区间直接将恒定的扫频信号作为用于雷达数据串行传输的时钟信号，而不需要额外的高速时钟电路。

例如当传输装置输出的雷达数据为模数转换器提供的原始数据且扫频信号的区间布局如图5a所示时，假设该雷达终端侧设备有4个接收通道，每个啁啾阶段采样1024个数据点，每个数据点为16bit，那么每个啁啾阶段对应的数据总量为64kbit，在采用8b/10b编码的情况下，总数据量相当于80kbit。此时假设雷达收发机提供的扫频信号在等待区间内具有恒定频率20ghz，即数据发射机采用20ghz时钟进行串行传输，那么完成80kbit的总数据量的传输仅需要4μs。

例如当传输装置输出的雷达数据位模数转换器提供的原始数据且扫频信号的区间布局如图5b所示时，假设该雷达终端侧设备有4个接收通道，每个啁啾阶段采样1024个数据点，每个数据点为16bit，每个帧周期包括512个啁啾阶段，那么在采用8b/10b编码的情况下，每个帧周期的数据总量为40mbit。此时假设雷达收发机提供的扫频信号在等待区间内具有恒定频率20ghz，即数据发射机采用20ghz时钟进行传输，那么完成40mbit的总数据量的传输仅需要2ms，不会影响雷达系统的收发过程和更新速率(即雷达终端侧设备在每秒钟内能输出雷达数据的周期数量)。

作为优选的实施例，上文提到的锁相环电路、预处理器和数据发射机等可以集成于同一片上系统芯片内。然而本发明实施例不限于此，本领域技术人员也可以利用片外器件实现锁相环电路、预处理器和数据发射机的全部或部分功能。对于利用lvds或mipi技术实现的多通道输出的雷达系统，本领域技术人员也可以基于本发明实施例利用现场可编程门阵列(field-programmablegatearray，fpga)实现串并转换以及利用fpga内部的传输电路或额外的传输芯片实现对外部处理器的数据传输。

需要说明的是，上文主要描述了数据发射机串行输出雷达数据的实施例，然而本发明实施例不限于此，还可以利用数据发射机通过并行传输等方式提供雷达数据。

本发明实施例的雷达数据的传输装置和雷达系统利用雷达收发机的已有电路向数据发射机提供时钟信号，使得数据发射机能够基于该时钟信号进行雷达数据的传输，从而无需引入额外的串行时钟产生电路，减少了雷达系统的复杂程度、降低了雷达系统的成本；雷达收发机在扫频信号的等待区间提供时钟信号以使数据发射机在等待区间内进行雷达数据的传输，从而不会影响雷达收发机和整个雷达系统的数据处理过程、工作周期以及模拟信号质量。

应当说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。