利用数字BPM测量直线加速器束流位置的方法及系统与流程

本发明一般涉及高能物理领域，具体涉及粒子加速器领域，尤其涉及一种利用数字BPM测量直线加速器束流位置的方法及系统。

背景技术：

在粒子加速器领域中，数字BPM(Beam Position Monitor，束流位置探测器)是进行束流位置测量的关键设备。其系统硬件以完成高分辨率的束流位置测量为目的进行设计，硬件结构主要包括：数字BPM探头、同轴传输线缆、射频调理电路和数字处理电路等。软件算法则在数字处理电路的FPGA(Field Programmable Gate Array，现场可编程门阵列)芯片内实现，使用的计算机语言为HDL(Hardware Description Language，硬件描述语言)语言。

目前，直线加速器所用到的直线BPM电子学是由一家法国的商业公司提供，其直线BPM算法对用户是完全封闭的，公开发表的文献中也找不到其算法具体的设计思路。

技术实现要素：

期望提供一种能够满足测量分辨率的利用数字BPM测量直线加速器束流位置的方法及系统。

第一方面，本发明的利用数字BPM测量直线加速器束流位置的方法，包括以下步骤：

获取束流触发信号和四路直线束流信号；

根据束流触发信号，分别对四路直线束流信号进行开窗截取，获得四路第一数字信号；

对四路第一数字信号进行拼接重组，获得四路第二数字信号，其中，第二数字信号通过复制第一数字信号获得；

对四路第二数字信号进行插值处理，获得四路第三数字信号；

对四路第三数字信号进行滤波处理，获得四路第四数字信号；

根据四路第四数字信号，获取束流位置数据。

第二方面，本发明的利用数字BPM测量直线加速器束流位置的系统，包括：

信号获取模块：用于获取束流触发信号和四路直线束流信号；

开窗截取模块：用于根据束流触发信号，分别对四路直线束流信号进行开窗截取，获得四路第一数字信号；

拼接模块：用于对四路第一数字信号进行拼接重组，获得四路第二数字信号，其中，第二数字信号通过复制第一数字信号获得；

插值模块：用于对四路第二数字信号进行插值处理，获得四路第三数字信号；

滤波模块：用于对四路第三数字信号进行滤波处理，获得四路第四数字信号；

处理模块：用于根据四路第四数字信号，获取束流位置数据。

根据本申请实施例提供的技术方案，结合束流触发信号，分别对四路直线束流信号进行开窗截取，获得四路第一数字信号，对四路第一数字信号分别进行拼接重组、插值处理、滤波处理，然后再进行计算，从而获得满足加速器测量需求的束流位置数据。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明的实施例的利用数字BPM测量直线加速器束流位置的方法的流程示意图；

图2为本发明的实施例的利用数字BPM测量直线加速器束流位置的系统的结构示意图；

图3为本发明的实施例的利用数字BPM测量直线加速器束流位置的系统的结构示意图；

图4为本发明的实施例的利用数字BPM测量直线加速器束流位置的系统的结构示意图；

图5为本发明的实施例的利用数字BPM测量直线加速器束流位置的系统获得测量结果的示意图；

图6为本发明的实施例的利用数字BPM测量直线加速器束流位置的系统获得测量结果的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

本发明的其中一个实施例为，请参考图1，本发明的利用数字BPM测量直线加速器束流位置的方法，包括以下步骤：

获取束流触发信号和四路直线束流信号；

根据束流触发信号，分别对四路直线束流信号进行开窗截取，获得四路第一数字信号；

对四路第一数字信号进行拼接重组，获得四路第二数字信号，其中，第二数字信号通过复制第一数字信号获得；

对四路第二数字信号进行插值处理，获得四路第三数字信号；

对四路第三数字信号进行滤波处理，获得四路第四数字信号；

根据四路第四数字信号，获取束流位置数据。

在本发明的实施例中，直线加速器束流位置测量需要加速器给直线数字BPM提供两个信号：直线束流信号和束流触发信号。电子枪在直线加速器的起始端，以50Hz的频率发射电子束团，每一个电子束团经过直线数字BPM时，BPM探头的四个电极会感应出四路幅度不同的模拟信号，经过四路同轴电缆传输，射频调理电路对四路模拟信号进行处理，具体的，射频调理电路分别对四路模拟信号进行带通滤波处理、衰减处理和放大处理，完成了直线束流信号在时域上的伸展。束流触发信号用于标记直线束流信号到来的时刻，两信号保持一定的相位关系，方便在FPGA中捕获有效直线束流信号，束流触发信号是一个脉冲信号，脉冲宽度及束流触发信号与直线束流信号的相位关系是可调的，能够根据FPGA中的束流位置测量逻辑进行灵活调节。

根据束流触发信号检测直线束流信号到来的时间，对四路直线束流信号进行开窗截取，获得有效的四路第一数字信号，能够减少无效信号的干扰，提高测量结果的分辨率。单次直线束流信号持续的时间比较短，导致开窗截取的第一数字信号的点数较少，通过对第一数字信号进行拼接重组，对第一数字信号进行拼接重组是复制第一数字信号，能够获得数据点数较多的四路第二数字信号。然后对第二数字信号进行插值处理，获得第三数字信号，经过插值处理后的数据更接近真实束流的幅度变化状态，也就是第三数字信号能够更精确地反应直线束流信号经过BPM探头时感应到的模拟信号幅度变化的情况。对第三数字信号进行滤波处理，将第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分去除，获得第四数字信号，然后根据四路第四数字信号，获取束流位置数据。最后将束流位置数据通过网络上传并存入数据库，束流位置数据的分辨率能够满足加速器测量需求。

进一步的，在对四路第二数字信号进行插值处理，获得四路第三数字信号之前，还包括，对四路第二数字信号进行降速处理。

在本发明的实施例中，对第二数字信号进行插值处理，会导致第三数字信号的数据速率变高，经过几倍插值处理后的第三数字信号的数据速率有可能超过FPGA芯片支持的最高数据速率。在对第二数字信号进行插值处理之前，先对第二数字信号进行降速处理，能够确保第三数字信号的数据速率不超过FPGA芯片支持的最高数据速率，提高了测量的稳定性。

进一步的，第二数字信号的降速倍数和第二数字信号的插值倍数相等。

在本发明的实施例中，第二数字信号的降速倍数和第二数字信号的插值倍数相等，能够保证第三数字信号的数据速率与降速前的第二数字信号的数据速率相同，避免第三数字信号的数据速率超过FPGA芯片支持的最高数据速率，提高了测量的稳定性。

进一步的，对四路第三数字信号进行滤波处理，获得四路第四数字信号，包括，去除四路第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分，获得四路第四数字信号。

在本发明的实施例中，去除四路第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分，获得四路第四数字信号，从而提高测量的准确性。

进一步的，根据四路第四数字信号，获取束流位置数据，包括，

分别对四路第四数字信号的绝对值进行积分，获得四路直线束流信号的幅度值，根据四路直线束流信号的幅度值获得束流位置数据。

在本发明的实施例中，分别对四路第四数字信号的绝对值进行积分，获得四路直线束流信号的幅度值分别为VA、VB、VC、VD，VA表示经过同轴传输线缆A传输的直线束流信号的幅度，VB表示经过同轴传输线缆B传输的直线束流信号的幅度，VC表示经过同轴传输线缆C传输的直线束流信号的幅度，VD表示经过同轴传输线缆D传输的直线束流信号的幅度，根据四路直线束流信号的幅度值以及差和比公式获得束流位置数据(X、Y)，其中，X＝(VA-VC)/(VA+VC)，Y＝(VB-VD)/(VB+VD)。

本发明的另一个实施例为，参考图2-6，一种利用数字BPM测量直线加速器束流位置的系统，包括：

信号获取模块：用于获取束流触发信号和四路直线束流信号；

开窗截取模块：用于根据束流触发信号，分别对四路直线束流信号进行开窗截取，获得四路第一数字信号；

拼接模块：用于对四路第一数字信号进行拼接重组，获得四路第二数字信号，其中，第二数字信号通过复制第一数字信号获得；

插值模块：用于对四路第二数字信号进行插值处理，获得四路第三数字信号；

滤波模块：用于对四路第三数字信号进行滤波处理，获得四路第四数字信号；

处理模块：用于根据四路第四数字信号，获取束流位置数据。

在本发明的实施例中，直线加速器束流位置测量需要加速器给直线数字BPM提供两个信号：直线束流信号和束流触发信号。电子枪在直线加速器的起始端，以50Hz的频率发射电子束团，每一个电子束团经过直线数字BPM时，BPM探头的四个电极会感应出四路幅度不同的模拟信号，经过四路同轴电缆传输，射频调理电路对四路模拟信号进行处理，具体的，射频调理电路分别对四路模拟信号进行带通滤波处理、衰减处理和放大处理，完成了直线束流信号在时域上的伸展。束流触发信号用于标记直线束流信号到来的时刻，两信号保持一定的相位关系，方便在FPGA中捕获有效直线束流信号，束流触发信号是一个脉冲信号，脉冲宽度及束流触发信号与直线束流信号的相位关系是可调的，能够根据FPGA中的束流位置测量逻辑进行灵活调节。

根据束流触发信号检测直线束流信号到来的时间，对四路直线束流信号进行开窗截取，获得有效的四路第一数字信号，能够减少无效信号的干扰，提高测量结果的分辨率。单次直线束流信号持续的时间比较短，导致开窗截取的第一数字信号的点数较少，通过对第一数字信号进行拼接重组，对第一数字信号进行拼接重组是复制第一数字信号，能够获得数据点数较多的四路第二数字信号。然后对第二数字信号进行插值处理，获得第三数字信号，经过插值处理后的数据更接近真实束流的幅度变化状态，也就是第三数字信号能够更精确地反应直线束流信号经过BPM探头时感应到的模拟信号幅度变化的情况。对第三数字信号进行滤波处理，将第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分去除，获得第四数字信号，然后根据四路第四数字信号，获取束流位置数据。最后将束流位置数据通过网络上传并存入数据库。

进一步的，还包括：

降速模块：用于对四路第二数字信号进行降速处理。

在本发明的实施例中，对第二数字信号进行插值处理，会导致第三数字信号的数据速率变高，经过几倍插值处理后的第三数字信号的数据速率有可能超过FPGA芯片支持的最高数据速率。在对第二数字信号进行插值处理之前，先对第二数字信号进行降速处理，能够确保第三数字信号的数据速率不超过FPGA芯片支持的最高数据速率，提高了测量的稳定性。

进一步的，第二数字信号的降速倍数和第二数字信号的插值倍数相等。

在本发明的实施例中，第二数字信号的降速倍数和第二数字信号的插值倍数相等，能够保证第三数字信号的数据速率与降速前的第二数字信号的数据速率相同，避免第三数字信号的数据速率超过FPGA芯片支持的最高数据速率，提高了测量的稳定性。

进一步的，滤波模块：用于去除四路第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分，获得四路第四数字信号。

在本发明的实施例中，去除四路第三数字信号中由拼接处理以及插值处理所引入的频率重复的信号成分，获得四路第四数字信号，从而提高测量的准确性。

进一步的，处理模块：用于分别对四路第四数字信号的绝对值进行积分，获得四路直线束流信号的幅度值，根据四路直线束流信号的幅度值获得束流位置数据。

在本发明的实施例中，分别对四路第四数字信号的绝对值进行积分，获得四路直线束流信号的幅度值分别为VA、VB、VC、VD，VA表示经过同轴传输线缆A传输的直线束流信号的幅度，VB表示经过同轴传输线缆B传输的直线束流信号的幅度，VC表示经过同轴传输线缆C传输的直线束流信号的幅度，VD表示经过同轴传输线缆D传输的直线束流信号的幅度，根据四路直线束流信号的幅度值以及差和比公式获得束流位置数据(X、Y)，其中，X＝(VA-VC)/(VA+VC)，Y＝(VB-VD)/(VB+VD)。

在直线束流信号幅度为1V、直线BPM探头灵敏度系数为12的情况下，测试结果如图5所示。测试结果显示：X方向位置分辨率为13.469um，Y方向位置分辨率为14.847um。

BEPC II的直线加速器有正电子和电子两种运行模式，正电子模式运行较为稳定。因此，直线BPM束流测试实验选择在正电子模式下进行。正电子模式运行时，BPM探头探测到的四路束流信号幅度最大不超过8V，在直线数字BPM探头灵敏度系数为12的情况下，测试结果如图6所示。测试结果显示：X方向位置分辨率为36.273um，Y方向位置分辨率为35.296um。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。