用于感测流体中的离子、分子或生物标志物的场效应晶体管器件或传感器的制作方法

用于感测流体中的离子、分子或生物标志物的场效应晶体管器件或传感器
1.相关申请的交叉引用
2.本申请要求2018年6月22日提交的美国临时专利申请no.62/688,413的优先权，通过引用的方式将其全部内容合并于此。
技术领域
3.本发明涉及场效应晶体管(fet)器件，或者离子、分子或生物标志物的场效应晶体管(fet)器件或传感器。本发明尤其涉及用于感测流体中的离子、分子或生物标志物的场效应晶体管(fet)器件或场效应晶体管(fet)传感器。


背景技术：

4.在过去的几十年中，基于离子敏感栅极的思想，已使用多种技术[1]制造了离子敏感场效应晶体管(isfet)。为了将isfet应用于快速诊断(point
‑
of
‑
care)应用和可穿戴产品[2]，它们与工业cmos工艺的兼容性对于实现小型集成传感器系统尤为重要。
[0005]
已知的是要在已建立的cmos前端制造或处理中更改任何处理步骤非常困难，因此挑战是很高的。
[0006]
此外，迄今为止，大多数以商用cmos工艺制造的isfet均表现出较低的灵敏度、线性度和稳定性，尤其是当使用氮氧化物作为传感栅极绝缘体时[3]。


技术实现要素：

[0007]
本公开通过提供根据权利要求1的用于感测离子和/或分子和/或生物标志物的场效应晶体管器件或传感器来解决上述限制。
[0008]
在从属权利要求中可以发现其他有利特征。
[0009]
本公开的另一方面涉及一种包括上述fet器件或传感器的快速诊断或可穿戴设备。
[0010]
本公开的另一方面涉及一种根据权利要求44和54所述的用于制造fet器件或传感器(1、2、101、201)的方法。
[0011]
在本公开中，发明人首次据其所知报告了一种后处理的0.18μm商业cmos芯片，其中，传感晶体管和传感栅极垂直共集成，从而形成了3d扩展的金属栅极场效应晶体管器件或3d扩展的金属栅极isfet(3d
‑
emg
‑
isfet)。应注意，该传感器是使用示例性cmos节点生产的，本公开不限于该唯一节点，并且可以扩展/概括到任何类型的cmos节点。
[0012]
在示例性实施例中，顶部电极由al制成，并且使用垂直通孔将al2o3自然氧化物连接到晶体管栅极，实现了56.8mv/ph的灵敏度。在示例性实施例中，将本公开的提出的场效应晶体管器件或isfet说明为全尺寸ph传感器，并且其可以有利地以无需修改的商业cmos工艺来制造。
[0013]
通过研究参考附图示出了本发明的一些优选实施例的以下描述，本发明的上述和
其他目的、特征和优点以及实现它们的方式将变得更加明显，并且可以最好地理解本发明本身。
附图说明
[0014]
图1a示出了根据本公开实施例的示例性离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的截面图。
[0015]
图1b示出了根据本公开的另一实施例的示例性离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的截面图。
[0016]
图2a示出了根据本公开的另一实施例的离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的截面图。
[0017]
图2b示出了图2a所示的示例性离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的另一截面图。
[0018]
图3a示出了根据本公开的另一实施例的离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的截面图。
[0019]
图3b示出了图3a所示的示例性离子、和/或分子和/或生物标志物场效应晶体管(fet)器件的另一截面图。
[0020]
图4a示出了以0.18μm cmos工艺制造的本公开的示例性场效应晶体管(fet)器件的截面示意图。栅极长度：10μm，宽度：20μm。图4b示出了用于在洁净室中对芯片进行后处理的处理晶圆。插图：腔体中芯片的光学图像。
[0021]
图5a示出了在场效应晶体管(fet)器件的栅极区上方描绘的光刻开口的示意图。
[0022]
图5b示出了图5a的相应的顶视图光学图像，其示出了栅极区开口。
[0023]
图5c示出了电介质层的反应性离子蚀刻以暴露出顶部金属层(例如，al)的示意图，并且示出了可用于感测目的的自然形成的al2o3层。
[0024]
图5d示出了图5c的相应的顶视图光学图像。
[0025]
图5e示出了示例性感测测量装置或设备。
[0026]
图5f是在进行测量期间图5e的装置或设备的照片。被测液体(lut)包含在带有pdms盖的容器中，其中，pdms盖用于减少蒸发。
[0027]
图6a示出了当fet的v
d
＝0.1v并且v
s
＝0v时(测量及布局后仿真)图5的场效应晶体管(fet)器件的i
d
‑
v
g
特性，以及各种ph缓冲液中的3d
‑
emg
‑
isfet。
[0028]
图6b示出了v
th
随ph变化的变化。v
th
从图5a中的不同ph缓冲液且i
d
为10na的常量时获得。
[0029]
图6c示出了当v
d
＝0.1v,v
s
＝0v,v
g
＝0.5v时，传感器在ph＝4至ph＝7的各种缓冲液中的动态响应。
[0030]
图6d示出了在ph＝4时场效应晶体管(fet)器件的长期漏极电流漂移。在恒定电压偏置下进行测量：v
ref
＝0.3v,v
d
＝0.1v,v
s
＝0v。监控i
d
20小时。插图：从第10小时到第20小时放大漂移图。最初的指数漂移是由于al2o3层的水合作用[5]。根据i
d
的初始值和最终值(分别为2.45μa和53.7na)，可以计算出20小时内的阈值电压漂移为δv
th
～160mv(使用ph＝4的i
d
v
g
曲线)。用同样的方法计算，在过去的10个小时中，阈值电压漂移总计约为14.5mv。
[0031]
图7a和7b示出了可以制造本公开的场效应晶体管(fet)器件的示例性的基础或制
造结构。
[0032]
在本文中，在可能的情况下，使用相同的附图标记来表示图中共有的相同元件。
具体实施方式
[0033]
图1至图5示出了本公开的示例性离子和/或生物标志物场效应晶体管(fet)器件或传感器1或离子，和/或分子和/或生物标志物场效应晶体管(fet)器件或传感器1、2、101、201。
[0034]
本公开的场效应晶体管(fet)器件或传感器1、2、101、201例如用于或被配置用于感测具有生理和非生理相关性或应用的分析物或化学物质。分析物可以例如具有净电荷或不具有净电荷。
[0035]
本公开的场效应晶体管(fet)器件或传感器1、2、101、201可以例如用于或被配置用于感测流体或液体中离子和/或生物标记。另外或替代地，本公开的场效应晶体管(fet)设备或传感器1、2、101、201可以例如用于或配置用于感测分子。分子可以具有净电荷或没有净电荷。
[0036]
例如，可以感测、捕获或检测具有生理和非生理相关性或应用的分析物，例如，离子和/或分子、和/或激素、和/或蛋白质和/或酶和/或dna/rna。例如，离子包括具有净电荷的分子。
[0037]
fet器件或传感器1、2、101、201可以由诸如图7a或7b所示的基础结构或制造结构bs生产或制造。基础结构bs可以由标准的商用cmos节点制造。可以在参考文献[6]中找到更多详细信息。
[0038]
结构bs包括至少一个半导体衬底或本体层s1(例如，平面衬底)、至少一个半导体漏极区2a、至少一个半导体源极区2b、在漏极区2a和源极区2b之间延伸的半导体沟道区ch(例如，本征沟道区)、以及连接到沟道区ch以通过中间栅极电介质或氧化层3进行晶体管控制的控制或操作栅极4。
[0039]
结构bs还包括至少一个远离衬底s1和/或控制栅极4向上延伸的堆叠st，堆叠st包括多个交替的(i)金属层或延伸部m和(ii)通孔层或通孔延伸部v，金属层或延伸部m与至少一个通孔层接触(直接接触)。
[0040]
金属层或延伸部m以及通孔层或通孔延伸部v可以例如在由衬底s1限定的平面上方并且平行于由衬底s1限定的平面的一平面中延伸。
[0041]
结构bs或堆叠st还包括使控制栅极4与第一金属层m1直接或间接接触的接触层或接触延伸部c。接触层或接触延伸部c是将最低或第一金属层m1连接到控制栅极4的第一或最低通孔层或者第一或最低通孔延伸部。接触层或接触延伸部c将堆叠st电连接到控制栅极4。
[0042]
金属层或延伸部m包括金属或由金属组成。通孔层或通孔延伸部v限定在平面中、或在相邻的上和/或下平面或层中的第一对象和第二对象之间的电连接。通孔层或通孔延伸部v限定金属层或延伸部m之间的电连接。
[0043]
通孔层或通孔延伸部v(以及接触层或延伸部c)由设置在衬底s1上的材料(例如，电介质材料imd)中的开口或腔体限定。通孔层或通孔延伸部v包括导电材料(例如，置于开口或腔体内的导电填充材料)或由导电材料组成。例如，导电填充材料可以包括钨和铝的合
金。
[0044]
结构bs还包括电介质层或材料imd，该电介质层或材料imd设置在衬底s1上并且包围或围绕控制栅极4，并且限定或围绕多个交替的金属层m和通孔层或通孔延伸部v，以及接触层c。电介质层或材料imd可以例如包括sio2或由sio2组成。
[0045]
结构bs可以包括多个堆叠st，或者包括多个支柱p的堆叠st，每个支柱p限定例如如图7b所示的堆叠。
[0046]
结构bs还可以包括钝化层14。
[0047]
结构bs例如包括一个或多个fet器件、或由一个或多个fet器件组成，fet器件包含在cmos芯片(例如，0.18μm的cmos芯片)、晶圆或衬底上，或包含在其内部。
[0048]
还可以可选的包括接触层或延伸部，其与漏极区2a和源极区2b接触，以向其施加电压或电流。
[0049]
fet器件或传感器1、2、101、201可以由基础结构或制造结构bs通过处理(后处理)来生产或制造，其中，例如通过去除或蚀刻掉结构bs的材料，以暴露金属层m或通孔层v来进行上述处理，所述金属层m或通孔层v随后最终用于接收待分析的流体或液体，下面将对其作更详细地说明。
[0050]
如上所述，本公开的示例性离子和/或生物标志物场效应晶体管(fet)器件或传感器1、2、101、201在图1至图5中示出。
[0051]
用于感测离子和/或生物标志物的fet器件或传感器1、2、101、201包括至少一个漏极区2a、至少一个源极区2b、位于所述至少一个漏极区2a和所述至少一个源极区2b之间或在所述至少一个漏极区2a和所述源极区2b之间延伸的至少一个沟道区ch，以及连接到所述沟道区ch以用于晶体管控制的控制或操作栅极4。
[0052]
至少一个漏极2a、至少一个源极2b、沟道区ch、栅极电介质或氧化物层3以及控制栅极4限定了场效应晶体管fet。
[0053]
控制或操作栅极4可以经由至少一个中间栅极介质层或氧化物层3连接到沟道区ch，以控制沟道ch中的电流。至少一个中间栅极介质层或氧化物层3可以例如与控制或操作栅极4和衬底或本体层s1直接或间接接触。控制或操作栅极4连接到沟道区ch，以通过例如向栅极4施加电压或更改施加到栅极4的电压来控制或操作晶体管。
[0054]
衬底s1和沟道ch可以包括半导体材料(例如硅)或由半导体材料组成。沟道区ch可以是固有沟道区。漏极2a和源极2b还可以包括半导体材料(例如，掺杂的硅)或由半导体材料组成。可以将衬底s1和沟道ch掺杂为p型，并且可以将漏极2a和源极2b掺杂为n型(反之亦然)。
[0055]
控制或操作栅极4可以包括多晶硅或由多晶硅组成。至少一个中间栅极介质层或氧化物层3可以包括sio2或由sio2组成。
[0056]
fet器件或传感器1、2、101、201可以进一步包括至少一个微流体通道或微流体结构26、至少一个堆叠st以及通过至少一个堆叠st电连接到控制栅极4的至少另一个栅极或层9。
[0057]
至少另一个栅极或层9是上栅极9、或上界面或连接层9。
[0058]
堆叠st在控制栅极4与另一个栅极或层9之间限定例如导电桥和/或感测桥。
[0059]
另一个栅极或层9允许感测或检测流体或液体中离子和/或生物标志物的存在。另
一个栅极或层9限定了直接或间接地将至少一个堆叠st连接或接触到至少一个微流体通道或结构26的界面或中间层。
[0060]
另一个栅极或层9限定了(间接地)将晶体管的控制栅极4连接或接触到至少一个微流体通道或结构26的界面或中间层。
[0061]
另一个栅极或层9限定了fet传感器器件的有源层。
[0062]
至少一个微流体通道或结构26(直接或间接)连接至另一个栅极或层9或(直接或间接地)位于另一个栅极或层9上。
[0063]
至少一个堆叠st远离衬底或本体层s1和/或远离控制栅极4向上延伸。
[0064]
至少一个堆叠st包括多个交替的(i)金属层或金属延伸部m,6,9和(ii)通孔层或通孔延伸部v,7,8。
[0065]
金属层或金属延伸部的宽度(x方向)可以例如在0.01μm与500μm之间。金属层或金属延伸部的长度(y方向)可以例如在0.01μm至500μm之间。金属层或金属延伸部的高度(z方向)可以例如在0.01μm与20μm之间。
[0066]
通孔层或通孔延伸部的宽度(x方向)可以例如在0.01μm至500μm之间，长度(y方向)在0.01μm至500μm之间，并且高度(z方向)在0.01μm至20μm之间。
[0067]
金属层或金属延伸部m,6,7例如与至少一个通孔层或延伸部v接触(直接接触)；或者例如与一个通孔层或延伸部v接触(直接接触)；或者例如与两个通孔层或延伸部v接触(直接接触)。
[0068]
金属层或延伸部m,6,7和通孔层或通孔延伸部v,7,8可以例如在由衬底或本体层s1限定的平面上方并且平行于由衬底或本体层s1限定的平面的一平面中延伸。
[0069]
例如，如图1
‑
4所示，金属层或延伸部m,6,7和通孔层或通孔延伸部v,7,8沿x方向和y方向纵向延伸，并在z方向上限定高度或厚度。金属层或延伸部m,6,7和通孔层或通孔延伸部v,7,8彼此叠置或堆叠，以在z方向上限定竖直延伸的结构。
[0070]
堆叠st还包括使控制栅极4直接或间接与第一金属层或金属延伸部m1,6接触的接触层或接触延伸部c,5。接触层或接触延伸部c,5是将最低或第一金属层m1,6连接到控制栅极4的第一或最低通孔层或者第一或最低通孔延伸部。接触层或接触延伸部c,5将堆叠st电连接至控制栅极4。
[0071]
金属层或金属延伸部m,6,7例如与至少一个通孔层或延伸部v,7,8接触(直接接触)；或者例如与一个通孔层或延伸部v,7,8接触(直接接触)；或者例如与两个通孔层或延伸部v,7,8接触(直接接触)。
[0072]
金属层或延伸部m,6,7包括金属(例如，铝、铜或钨)或由金属(例如，铝、铜或钨)组成。可以在参考文献[4]中找到更多示例。通孔层或通孔延伸部v,7,8限定平面或层中的第一对象和第二对象之间的电连接，或者相邻的上和/或下平面或层中的第一对象和第二对象之间的电连接。通孔层或通孔延伸部v,7,8限定例如金属层或金属延伸部m,6,7之间的电连接。
[0073]
通孔层或通孔延伸部v,7,8(以及接触层或延伸部c,5)由设置在衬底或本体层s1上的材料(例如，介电材料imd)中的开口或腔体限定。通孔层或通孔延伸部v,7,8包括导电材料(例如，放置在开口或腔体内的导电填充材料)或由导电材料组成。例如，导电填充材料可包括含银涂层铜颗粒的环氧基质。
[0074]
另一个栅极或层9是导电的，并且可以包括金属或导电材料(例如，铝、金或铂)，或由该金属或导电材料组成。
[0075]
另一个栅极或层9包括金属层或金属延伸部m,6,7，或由金属层或金属延伸部m,6,7组成，或是金属层或金属延伸部m,6,7。或者，另一个栅极或层9包括通孔层或通孔延伸部v,7,8，或由通孔层或通孔延伸部v,7,8组成，或是通孔层或通孔延伸部v,7,8。
[0076]
取决于另一个栅极或层9是否包括金属层或金属延伸部、或者通孔层或通孔延伸部，或是否由金属层或金属延伸部、或者通孔层或通孔延伸部组成，或者是否是金属层或金属延伸部、或者通孔层或通孔延伸部，堆叠st可以包括不同的元件。
[0077]
堆叠st可以包括或由以下组成：(i)至少一个通孔层或通孔延伸部v,7,8和(ii)至少一个金属层或金属延伸部m,6,7。
[0078]
堆叠st可以包括或由以下组成：(i)一个通孔层或通孔延伸部v,7,8和(ii)一个金属层或金属延伸部m,6,7；其中一个通孔层或通孔延伸部v,7,8包括接触层或接触延伸部c,5组成，或由接触层或接触延伸部c,5组成，或是接触层或接触延伸部c,5。
[0079]
堆叠st可以包括或由以下组成：(i)第一通孔层或通孔延伸部v和(ii)一个金属层或金属延伸部m,6；和(iii)第二通孔层或通孔延伸部v,7；其中第一通孔层或通孔延伸部v包括接触层或接触延伸部c,5，或由接触层或接触延伸部c,5组成，或是接触层或接触延伸部c,5。
[0080]
堆叠st可以包括或由以下组成：(i)第一通孔层或通孔延伸部v和(ii)第一金属层或金属延伸部m,6和(iii)第二通孔层或通孔延伸部v,7以及(iv)第二金属层或金属延伸部m；其中，第一通孔层或通孔延伸部v包括接触层或接触延伸部c,5，或由接触层或接触延伸部c,5组成，或是接触层或接触延伸部c,5。
[0081]
堆叠st可以包括多个通孔层或通孔延伸部v,7,8和多个金属层或金属延伸部m,6,7，或由多个通孔层或通孔延伸部v,7,8和多个金属层或金属延伸部m,6,7组成。
[0082]
可替代地，堆叠st可以仅由一个通孔层或通孔延伸部v组成，其中，通孔层或通孔延伸部v包括接触层或接触延伸部c,5，或由接触层或接触延伸部c,5组成，或是接触层或接触延伸部c,5。
[0083]
例如，如图2b所示的例子，fet器件或传感器1、2、101、201可以包括多个堆叠st，或者包括多个支柱p的堆叠st。支柱p可以包括与上述堆叠st相同的元件。
[0084]
限定另一个栅极或层9的金属层或金属延伸部或通孔层或通孔延伸部例如可以限定比堆叠st和/或支柱p中的其他元件更大的表面积或体积。这使得可以限定较大的感应表面，以例如提高器件或传感器的灵敏度。
[0085]
另一个栅极或层的宽度(x方向)例如可以在0.01μm至500μm之间，高度(z方向)在0.01μm至20μm之间，以及长度(y方向)在0.01μm至500μm之间。
[0086]
例如，至少一个微流体通道或结构26包括至少一个或多个侧壁sw(例如，第一侧壁sw1和第二侧壁sw2)，或者由所述至少一个或多个侧壁sw(例如，第一侧壁sw1和第二侧壁sw2)限定。另一个栅极或层9可以限定微流体通道或结构26的底部fl或底部fl的一部分。底部fl在第一侧壁sw1和第二侧壁sw2之间延伸。
[0087]
微流体通道或结构26的宽度(x方向)例如可以在0.02μm和100μm之间，或者0.02μm和500μm之间，或者10μm和500μm之间；高度(z方向)在0.05μm和20μm之间，或者0.05μm和500
μm，或者10μm和500μm之间；长度(y方向)在0.02μm和100μm之间，或者0.02μm和20cm之间，或者10μm和20cm之间。
[0088]
微流体通道或结构26可以延伸(例如，在平行于限定衬底或层1的平面的上平面中延伸)以限定微流体网络，以将被测流体或被测液体(lut)分配到fet器件或传感器1、2、101、201或包括fet传感器器件的芯片上的不同位置，或者分配到横穿fet器件或传感器1、2、101、201或包括fet传感器器件的芯片的不同位置。
[0089]
微流体通道或结构26还可以包括另外的侧壁(例如，第三侧壁和第四侧壁)，其被配置为将流体封闭在微流体通道或结构26内部。还可以包括入口和出口以将流体引入微流体通道26以及从微流体通道26排出流体。
[0090]
微流体通道或结构26可以例如用密封材料密封，并且微流体通道26包括流体或液体流入入口和排出出口。
[0091]
因此，微流体通道或结构26可以包括多个侧壁sw，例如，两个或四个侧壁sw。
[0092]
微流体通道或结构26可以例如限定用于接收液体的洞或孔，或限定周期性图案或周期性重复图案。
[0093]
fet器件或传感器1、2、101、201还可以包括钝化层14，例如，si3n4。
[0094]
fet器件或传感器1、2、101、201还可以包括上层或叠层或材料13,imd，例如，设置在衬底或本体层s1上的电介质层或电介质材料imd。层或材料13,imd可以围绕或包围控制栅极4，和/或限定或包围金属层或金属延伸部m和/或通孔层或通孔延伸部v，以及接触层c。电介质层或材料ims可以例如包含sio2或由sio2组成。
[0095]
钝化层14和/或上层或叠层或材料13可以例如界定或限定微流体通道26的一个或多个侧壁sw(或其一部分)，例如，图1a的示例性实施例所示的第一侧壁sw1和第二侧壁sw2。
[0096]
fet器件或传感器1、2、101、201还可以包括用于感测流体中的离子和/或生物标志物的感测材料或探针层21。
[0097]
另一个栅极或层9可以包括用于感测流体中的离子和/或生物标志物的感测材料或探针层21(或多个感测材料或探针层)。另一个栅极或层9可以限定感测材料或探针层21。
[0098]
另一个栅极或层9可以包括设置在另一个栅极或层9上并限定感测材料或探针层的顶部氧化物层或敏感膜21。
[0099]
顶部氧化物层或敏感膜直接或间接与另一个栅极或层9接触。
[0100]
感测材料或探针层21位于另一个栅极或层9上，以使设备对特定的生物/化学物种敏感或选择性敏感。
[0101]
感测材料或探针层21可以例如包括至少一条或多条dna/rna链、和/或至少一种或多种抗原或抗体、和/或至少一种或多种生物素、和/或至少一种或多种酶、和/或至少一种或多种离子敏感材料。
[0102]
感测材料或探针层21因此可以是功能化的感测层。感测材料或探针层21的外表面可以被功能化。
[0103]
感测材料或探针层21可以仅包括贵金属25(图1b)或仅由贵金属25组成。感测材料或探针层21还可例如包括以下或由以下组成：(i)贵金属或自然氧化物和(ii)至少一条或多条dna/rna链、和/或至少一种或多种抗原或抗体、和/或至少一种或多种生物素、和/或至少一种或多种酶、和/或至少一种或多种离子敏感材料、至少一种或多种聚合物。
[0104]
贵金属25或自然氧化物可以与另一个栅极或层9以及dna/rna链、和/或抗原、和/或生物素、和/或酶和/或离子敏感材料直接接触。
[0105]
场效应晶体管(fet)器件或传感器的功能是可以感测或捕获目标分析物或化学物种。
[0106]
例如，堆叠st在与另一个栅极或层9物理和电接触的感测材料或探针层21和控制栅极4之间限定导电桥和/或感测桥。这使得晶体管可以感测或检测位于另一个栅极或层9上方且在微流体通道26中的流体中的离子和/或生物标志物。
[0107]
fet器件或传感器1、2、101、201还可以进一步包括位于微流体通道26的侧壁sw或外表面上的保护材料24，以保护fet器件或传感器1、2、101、201的器件电路或电路元件。
[0108]
fet器件或传感器1、2、101、201还可以进一步包括被配置为将被测液体lut限制在微流体通道26中的盖结构或层或附加结构或层19、22。例如，盖结构19、22被配置为密封和/或暴露微流体通道26。
[0109]
盖结构22可以例如被配置为完全密封微流体通道26。盖结构22例如被配置为限定微流体通道网络并且将流体或液体lut分配到fet器件或传感器1、2、101、201、或包括fet传感器器件的芯片上的不同位置。
[0110]
盖子或附加结构19、22和/或微流体通道或结构26例如被配置或构造为限定微流体通道网络并且将液体分配到fet器件上或包括fet器件或传感器的芯片上的不同位置。
[0111]
盖子或附加结构19、22可以部分或完全覆盖(或封闭)微流体通道或结构26。
[0112]
像微流体通道或结构26一样，盖子或附加结构19、22可以包括例如在盖子或附加结构或层19、22中限定的至少一个通道或结构，该通道或结构延伸以在其中限定微流体通道网络。
[0113]
附加结构19、22和微流体通道或结构26中的每一个都可以限定微流体通道网络，通过该微流体通道网络，经由仅附加结构19、22或仅微流体通道或结构26中的毛细管作用，接收或分配液体。附加结构19、22和微流体通道或结构26可以彼此流体连通(它们各自的微流体通道网络彼此流体连通)，以将液体从一个分配到另一个，并且分配到fet器件、或包含fet器件或传感器的芯片上的不同位置。附加结构19、22和微流体通道或结构26还可以例如一起限定部分或全部微流体通道网络。
[0114]
因此，微流体通道网络可包括仅由附加结构19、22，或仅由微流体通道或结构26，或叠加在微流体通道或结构26上的附加结构19、22限定的部分。
[0115]
附加结构19、22和/或微流体通道或结构26例如被配置为或构造成通过毛细管现象或毛细管作用来分配液体。附加结构19、22和/或微流体通道或结构26的高度和/或宽度可以例如在1微米与1000微米之间，或在10微米与200微米之间。
[0116]
附加结构19、22和/或微流体通道或结构26还可以例如被配合为或构造成通过毛细管现象或毛细管作用从与fet器件或传感器的外表面邻近或接触的外部对象的表面收集液体。该外表面例如可以是由附加结构19、22和/或由微流体通道或结构26限定的fet器件或传感器的外表面。
[0117]
所收集的液体例如可以是汗水，并且外部对象例如是皮肤。
[0118]
附加结构19、22(和/或微流体通道或结构26)可以包括与在其中限定的微流体通道网络流体连通的至少一个或多个入口孔(在顶表面或侧表面上)。通过毛细管作用经由入
口孔接收液体和/或通过毛细管作用经由网络分配液体。
[0119]
附加结构19、22(和/或微流体通道或结构26)可以包括与微流体通道网络和入口孔流体连通的至少一个或多个出口孔(在顶表面或侧表面上)，通过该出口孔经由毛细管作用将液体排空。
[0120]
微流体通道或网络26可以包括被配置为用保形表面密封的开口，例如，通过设备使用者的皮肤在该保形表面上进行液体的测量。
[0121]
fet器件或传感器1、2、101、201可以进一步包括参比电极23，将该参比电极放置在被分析的流体或液体中并设置偏置电压或参考电压或者将液体或流体保持在基本恒定的电位。例如，将参比电极23放置在微流体通道26中或与微流体通道26流体连通。
[0122]
参比电极例如通过微流体通道26中的流体或液体电连接到感测材料或探针层21。
[0123]
参比电极23可以包括集总参比电极、或集成在芯片上的微型参比电极(mre)、或集成在芯片上的微型准参比电极(mqre)，或由上述集总参比电极、mre、mqre组成。
[0124]
参比电极23可以例如包括器件上或芯片上的ag/agcl微型准参比电极(mqre)，或由该mqre组成。
[0125]
如上所述，钝化层14和/或上层或叠层或材料13可以例如界定或限定微流体通道26的一个或多个侧壁sw(或其一部分)。因此，参比电极23可以位于限定微流体通道26的壁或表面的钝化层14或上层或叠层或材料13的一部分上。
[0126]
集成在芯片上或器件上的微型参比电极(mre)、或者集成在芯片或器件上的微型准参比电极(mqre)可以位于或处于钝化层14之上，或者位于或处于在对钝化层14进行部分蚀刻之后的一部分钝化层14的顶部之上，其中，对钝化层14进行部分蚀刻是为了例如限定被构造成接收电极23的平台或表面。
[0127]
集成在芯片上或器件上的微型参比电极(mre)或集成在芯片上或器件上的微型准参比电极(mqre)也可以位于或处于imd层13的顶部之上，或者位于或处于在对imd层13进行部分蚀刻之后的一部分imd层13的顶部之上，其中，对imd层13进行部分蚀刻是为了例如限定被构造成接收电极23的平台或表面。
[0128]
集成在芯片或器件上的微型参比电极(mre)或集成在芯片或器件上的微型准参比电极(mqre)也可以例如在cmos工艺中，形成在或位于或处于金属层m或通孔层v或接触层c之一中的顶部上。
[0129]
集成在芯片上或器件上的微型参比电极(mre)、或集成在芯片上或器件上的微型准参比电极(mqre)被配置为通过存在于微流体通道26中的(导电)液体或流体与感测材料或探针层21的感测表面形成电接触。
[0130]
fet器件或传感器1、2、101、201可以进一步包括限定微流体通道26的至少一个或多个侧壁sw(例如，参见图2a和2b)的至少一个或多个金属层或金属延伸部m,12和/或至少一个或多个通孔层或通孔延伸部v,10,11。侧壁例如与另一个栅极或层9接触。这有利地限定了具有较高的表面积
‑
体积比的用于执行离子和/或生物标志物感测的有源区域。
[0131]
所述一个或多个侧壁还可包括前述的感测材料或探针层21。一个或多个侧壁可以包括例如限定感测材料或探针层的自然氧化物层。
[0132]
所述一个或多个侧壁可以包括例如贵金属，该贵金属位于一个或多个侧壁sw上，或位于一个或多个侧壁sw与另一个栅极或层9之间，以限定感测材料或探针层和/或微流体
通道26底部或底部的一部分。
[0133]
感测材料或探针层21还可例如包括或由以下组成：(i)贵金属和(ii)至少一条或多条dna/rna链、和/或至少一种或多种抗原、和/或至少一种或多种生物素、和/或至少一种或多种酶、和/或至少一种或多种离子敏感材料。
[0134]
fet器件或传感器1、2、101、201可以是例如代工厂(foundry)制造的生物或化学fet，其中，在(商业)cmos工艺期间或在(商业)cmos工艺中，使用或利用前道工序feol和后道工序beol，并利用任何数量的或多个金属化层来制造所述生物或化学fet。
[0135]
另一个栅极或层9的自然氧化物21可以例如通过在代工厂制造工艺期间将另一个栅极或层9的金属暴露于氧气而形成。
[0136]
微流体通道26可以例如通过在cmos制造工艺期间的蚀刻步骤或工艺来形成。
[0137]
fet器件或传感器1、2、101、201包括离子敏感fet或由离子敏感fet组成。
[0138]
本公开还涉及一种快速诊断或可穿戴设备，其包括fet器件或传感器1、2、101、201。
[0139]
本公开还涉及一种用于制造fet器件或传感器1、2、101、201的方法。该方法包括提供基础结构bs，以及从结构bs去除或蚀刻掉材料，以暴露金属层或金属延伸部m或通孔层或通孔延伸部v，以限定微流体通道26，其中，金属层m或通孔层v限定微流体通道26的底部或支撑层fl。
[0140]
换句话说，提供基础结构bs，其包括至少一个半导体衬底或本体层s1、至少一个半导体漏极区2a、至少一个半导体源极区2b、在漏极区2a和源极区2b之间延伸的至少一个半导体沟道区ch、以及经由中间栅极电介质或氧化物层3连接至沟道区ch以用于晶体管控制的至少一个控制或操作栅极4；并进一步包括远离衬底s1和/或控制栅极4向上延伸的至少一个堆叠st，堆叠st包括多个交替的(i)金属层或延伸部m和(ii)通孔层或通孔延伸部v，金属层或延伸部m与至少一个通孔层接触(直接接触)，并且还包括设置在衬底s1上并包围或围绕控制栅极4的电介质层或材料imd，并且该电介质层或材料imd限定或围绕多个交替的金属层m和通孔层或通孔延伸部v。
[0141]
被蚀刻的结构bs还可以包括至少一个钝化层14、或包括不同的材料或由不同的材料组成的多个钝化层14。
[0142]
被去除的材料可以包括(i)钝化层14和/或(ii)电介质层或材料imd13和/或(iii)金属层或延伸部m和/或(iv)通孔层或通孔延伸部v。
[0143]
然后可以将感测材料或探针层21设置在暴露的金属层或金属延伸部m、或暴露的通孔层或通孔延伸部v上。
[0144]
结构bs例如包括fet器件或包含在cmos芯片或晶片或衬底(例如，0.18μm的cmos芯片)上或包含在其中的器件，或者由上述器件组成。
[0145]
通过从结构bs去除或蚀刻掉材料以暴露金属层m或通孔层v并提供感测材料或探针层21，可以由晶体管的栅极层4感测或检测到微流体通道26中的流体或液体中的离子和/或生物标志物并且与感测材料或探针层21接触。
[0146]
该方法还可以包括提供上述fet器件或传感器1、2、101、201中的一个或多个元件。
[0147]
现在在下文阐述fet器件或传感器1、2、101、201以及用于制造所述器件的方法的不同实施例的更多细节。
[0148]
本公开描述的生物或化学fet 1、2、101、201的结构可以有利地在(商业)cmos工艺中制造，使用前道feol和后道beol制造或工艺并利用多个或任何数量的金属层来制造。可以在任何cmos技术节点中使用任何种类的半导体材料(例如，si、sige等)制造生物/化学fet 1、2、101、201。
[0149]
图1a示出了将在本文中进一步讨论的示例性的生物/化学fet 1的典型截面图。n型(或p型)fet器件具有本体层s1、n+(或p+)掺杂的源极2a和漏极区(层2b)、栅极氧化层3和栅极层4。
[0150]
fet器件的栅极4穿过金属化层6、9，通孔层7、8和接触层5的堆叠延伸到金属层(有源层)中的一层。在此示例性的图1a中，生物/化学fet的栅极4一直延伸到中间层9中的一层，此处仅作为示例示出。
[0151]
通过去除例如位于目标层顶部的钝化层14、金属间氧化物(imd)13、通孔层和金属层，在cmos工艺中将栅极4延伸到其他金属层(包括顶部金属mu(例如，参见图7a)和底部金属m1)，可以实现类似的结构。有源层可以由例如金属层m限定，该金属层m是比其他金属层m更大的电极或限定了较大表面积的电极，并且该金属层m覆盖cmos芯片的部分表面。
[0152]
例如，通过代工厂工艺中的受控蚀刻来去除位于有源层顶部的钝化层、氧化物层、通孔层和金属层。
[0153]
例如，通过对钝化层14和部分imd 13的受控蚀刻，在代工厂中形成微流体通道26。可以以这种方式成形复杂的微流体网络，特别是为了将流体输送到器件或芯片上的不同位置。
[0154]
在有源层9的顶部形成一层感测材料/探针(dna/rna链、抗原、抗体、生物素、酶、离子敏感材料或聚合物等)21，以使生物/化学fet对特定的生物/化学物种敏感。
[0155]
感测材料21也可以是当暴露层9的金属暴露于空气时自然生长的自然氧化物层。
[0156]
在图1b中，在生物/化学fet 2中，代替或除了前述感测材料之外，在活性金属9的顶部形成例如贵金属层25。
[0157]
可以在贵金属25的顶部形成一层感测材料/探针(dna/rna链、抗原、生物素、酶、离子敏感材料、聚合物等)18，以使生物/化学fet对特定的生物/化学物种敏感。
[0158]
感测材料18、21对感兴趣的生物/化学物质起反应，从而将生物/化学信号转换成电信号。
[0159]
例如，可以在微流体通道26的壁sw上形成一层保护材料24，以保护设备的集成电路或电子元件不被弄湿。
[0160]
盖子或附加层22例如也可以形成在器件或芯片的顶部，以便特别地容纳被测液体(lut)(或通常来说的任何流体)20。附加层可以使通道暴露或者密封通道。
[0161]
附加层22可以不存在并且是可选的。
[0162]
附加层22可用于成形复杂的微流体网络，以便将被测液体(lut)输送到器件或芯片上的不同位置。
[0163]
参比电极23浸入到被测液体(lut)中，以使通过液体的生物/化学fet的浮置栅极偏置。参比电极23可以是商用集总参比电极、或者可以是集成在芯片上的微型参比电极(mre)或微型准参比电极(mqre)。
[0164]
在此说明了片上ag/agcl mqre的示例。铬层沉积在为参比电极设计的区域上。铬
层用作要沉积在顶部的银层的粘附层。然后，使fecl3溶液与银层接触或沉积在银层的顶部，以形成agcl层。该ag/agcl准参比电极由膜保护，该膜通常是聚合物膜，将该聚合物膜充满电解质溶液，并进一步沉积在顶部，以将agcl保留在参比电极内(例如，通过防止/限制氧化还原反应、溶解、剥落等)，以延长使用寿命和/或使参比电极的电位保持稳定。
[0165]
图2a和2b示出了示例性的提高了表面积
‑
体积比的(例如，两壁)生物/化学fet 101的横截面。有源区域由中间金属层9以及铝通孔10、11和金属12一起限定，铝通孔10、11和金属12将中间金属层9一直连接到该工艺的顶部金属层。再次，本文示出中间金属层9仅作为示例，并且可以使用其他金属层来实现该结构。
[0166]
与使用相同金属层来限定感测区域的生物/化学fet 1相比，生物/化学fet 101具有更高的表面积
‑
体积比。生物/化学fet 1的表面积仅由活性金属层9定义，而生物/化学fet 101的表面区域由10、11、12加上活性金属层9形成的侧壁限定。体积定义为器件或芯片中的生物/化学fet传感器占据的体积。
[0167]
侧壁的高度通常在0.01μm至50μm的范围内，而仅由金属9限定的区域的长度通常在0.02μm至500μm的范围内，具体取决于所应用的技术节点。因此，可以显著增大表面。可以期望得到改善的信噪比和更高的集成密度。
[0168]
微流体通道26的蚀刻；形成感测材料21，或贵金属25加上感测材料18，保护层；形成附加层22；参比电极23与以上根据图1的设备所描述的相同。
[0169]
贵金属的形成也可以覆盖侧壁。
[0170]
感测材料的形成也可以覆盖侧壁。
[0171]
微流体通道26也可以采用图2所示的形式。代替具有例如根据图1所讨论的例如4个侧壁，该通道26可以例如仅具有2个侧壁。因此，微流体通道26可以延伸到器件或芯片上的其他位置，以形成更复杂的微流体通道网络。
[0172]
它还可以包括如图2所示的盖子或附加层19，以完全密封微流体通道26。
[0173]
如针对图1中的附加层22所描述的，附加层19也可以被成形为将lut传送到器件或芯片上的不同位置。
[0174]
由附加层19和22形成的微流通道网络不必与通过代工厂工艺在芯片中蚀刻的微流通道互补。
[0175]
图3示出了提高了表面积
‑
体积比(例如4壁)的生物/化学fet 201的横截面。
[0176]
由于使用了更多的侧壁面积，因此与生物/化学fet 101中描述的相比，表面积
‑
体积比进一步提高。
[0177]
微流体通道26的蚀刻；形成感测材料21，或贵金属25加上感测材料18，保护层；形成附加层22、19；参比电极23可以与先前根据图1的器件所描述的相同。
[0178]
附加层也可以与先前根据图2和附加层19所描述的相同。
[0179]
可以用进行液体测量的保形表面来密封微流体通道26(例如，可以使用设备使用者的皮肤来密封微流体通道26)。
[0180]
形成为感测表面的感测材料/探针(dna/rna链、抗原、生物素、酶、离子敏感材料或聚合物等)可以例如为液滴的形式。图1和图3所示的实施例可以例如固有地在周围具有侧壁，以防止那些液体材料散布到芯片的不希望的位置。
[0181]
集成在芯片或器件上的mre/mqre 23可以位于钝化层14的顶部。
[0182]
集成在芯片或器件上的mre/mqre 23可以位于经部分蚀刻后的钝化层14的一部分的顶部。
[0183]
集成在芯片或器件上的mre/mqre 23可以位于imd层13的顶部。
[0184]
集成在芯片或器件上的mre/mqre 23可以位于经部分蚀刻后的imd层13的一部分的顶部。
[0185]
还可以在cmos工艺中将集成在芯片或器件上的mre/mqre 23制作在金属层m中的一层的顶部。
[0186]
还可以在cmos工艺中将集成在芯片或器件上的mre/mqre 23制作在通孔层v中的一层的顶部。
[0187]
还可以在cmos工艺中将集成在芯片或器件上的mre/mqre 23制作在接触层c的顶部。
[0188]
对于mre/mqre 23的考虑是，一旦微流体通道26充满导电液体，mre/mqre就应优选地通过液体与fet器件或isfet感测表面良好接触。
[0189]
由金属层m中的一层限定的感测区域可以由通孔层v中的一层限定。或者，由金属层m的一层限定的感测区域可以由接触层c中的一层限定。尽管图中示出了一个接触层，但是可以有多个接触层。
[0190]
因此，本公开涉及代工厂制造的生物/化学fet，例如，可以在商业cmos工艺中，使用feol和beol，利用任何数量的或多个金属化层来制造所述生物/化学fet。制造的fet器件或传感器1、2、101、201可以包含：通过标准代工厂工艺在同一芯片上制造的微流体通道、感测材料的功能化层、或贵金属和感测材料、用于设置液体中浮动栅极的偏置电压的参比电极。
[0191]
例如，感测材料可以是在代工厂工艺中暴露的活性金属的自然氧化物。
[0192]
例如，可以将感测材料限制在由在cmos工艺中蚀刻的微流体通道限定的壁内或壁上。
[0193]
例如，可以通过利用由在cmos工艺中蚀刻的微流体通道限定的壁来提高感测表面积
‑
体积比。
[0194]
可以将感测材料限制在由cmos工艺的或者由cmos处理方法暴露的金属化层和通孔层限定的壁内或壁上。
[0195]
通过利用在cmos工艺中暴露的金属化层和通孔层所限定的壁，可以提高感测表面积
‑
体积比。
[0196]
例如，微流体通道不限于在活性金属层附近的小区域内，而是沿着或贯穿芯片或器件延伸。
[0197]
微流体通道可以用密封材料密封。可以留有入口和出口，以使被测液体流动。
[0198]
例如，在使用器件之前，微流体通道可以完全不密封。它可以用进行液体测量的保形表面密封(例如，通过设备用户的皮肤密封)。
[0199]
参比电极可以包括集成在同一芯片或器件上的mre或由该mre组成。
[0200]
参比电极可以包括集成在同一芯片或器件上的mqre或由mqre组成。
[0201]
例如，mre/mqre可以位于在商用cmos工艺中使用的钝化层的顶部。
[0202]
例如，mre/mqre可以位于在商业cmos工艺中使用的imd层的顶部。
[0203]
例如，mre/mqre可以位于在商业cmos工艺中使用的金属层中的一层的顶部。
[0204]
例如，mre/mqre可以位于在商业cmos工艺中使用的通孔层中的一层的顶部。
[0205]
例如，mre/mqre可以位于在商业cmos工艺中使用的接触层中的一层的顶部。
[0206]
本公开的fet器件或传感器1、2、101、201涉及的工业领域包括半导体、生化传感器工业和所有后续工业部门(例如，生化分析部门等)，以及可穿戴传感器、片上实验室(lab
‑
on
‑
chip)和皮肤上实验室(lab
‑
on
‑
skin)应用。
[0207]
发明人已经生产出具有接近能斯特(nernstian)离子敏感性的cmos3d扩展的金属栅极isfet。发明人首次据其所知报告了一种后处理的0.18μm商业cmos芯片，其中，传感晶体管和传感栅极垂直共集成，从而形成了3d扩展的金属栅isfet(3d
‑
emg
‑
isfet)。顶部电极由al制成，其中，al2o3自然氧化物通过垂直通孔v连接到晶体管栅极。通过这种方法，灵敏度达到56.8mv/ph。本公开的提出的isfet被验证为全尺寸ph传感器，并且其可以以未修改的商业cmos工艺来制造。
[0208]
制造：
[0209]
这些isfet是通过在商用0.18μm cmos芯片中设计的后处理mosfet器件制成的。如图4a的横截面所示，mosfet的栅极4在3d中通过通孔v和金属层m的堆叠垂直延伸到顶部金属层，其中，sio2用作金属间电介质(imd)。
[0210]
如图4b所示，制造具有蚀刻腔体的4英寸硅处理晶圆以放置芯片(≤2mm
×
2mm)。芯片尺寸可以例如在1mm
×
1mm至50mm
×
50mm之间。该腔体是通过光刻和bosch工艺蚀刻步骤[4]制成的。在图5a至5d中描述了将mosfet修改为具有3d集成金属电极堆叠st的isfet的工艺步骤。首先，如图5a至图5b所示，使用光刻对栅极区的开口(例如，8μm
×
20μm)进行写入。然后，如图5c至图5d所示，使用he/c4f8化学方法通过反应离子蚀刻来蚀刻下面的氮化物和氧化物层。暴露的顶部金属m(例如，al)被氧化以形成薄的al2o3，其用作感测层21。
[0211]
在布局设计阶段可以通过使用pad掩模轻松地替换这些后处理步骤，从而使这种3d
‑
emg
‑
isfet制造成为未经修改的商用cmos工艺。
[0212]
实验与结果：
[0213]
如图5e至5f所示，用特定的装置将制造的芯片或器件粘合到pcb，以测量被测液体(lut)中的ph。图6a中报告了在测量lut之前的mosfet i
d
‑
v
g
特性，结果显示与基于预测模型的仿真非常吻合。在蚀刻步骤之前和之后都进行了mosfet的测量，以验证后处理对器件特性的影响可忽略不计。布局后的i
off
模拟电平约为115fa/μm，略低于测量值225fa/μm。亚阈值斜率(ss)在仿真和测量中分别为67mv/dec和74mv/dec。在芯片中，mosfet/3d
‑
emg
‑
isfet连接到偏置线和读出电路。没有这些寄生元件的mosfet仿真显示出更低的ioff～20fa/μm和ss～67mv/dec。
[0214]
图6a还示出了用于感测各种ph缓冲液的3d
‑
emg
‑
isfet的i
d
‑
v
ref
特性。商业化的ag/agcl参比电极(r.e.)提供v
ref
。i
off
约为450fa/μm.ss～84mv/dec。所有特性都是在两次扫描中测量的，并且观察到的磁滞非常低(在亚阈值范围内<8mv)。与mosfet的i
d
‑
v
g
相比，本公开的isfet显示阈值电压的偏移。这是由于电容分压器包括顶部感应电极的耦合和接口电容[3]。如图6b所示，在常数i
d
＝10na的条件下，在弱反演中，实验提取了接近理想的56.8mv/ph灵敏度。已通过计时安培法在ph4至ph7的各种缓冲液中对传感器的电流响应进行了测量，结果如图6c所示。还已经研究了3d
‑
emg
‑
isfet的稳定性。传感器浸入ph4缓冲液
中，并偏置为：v
ref
＝0.3v，v
d
＝0.1v(漏极电压)，v
s
＝0v(源极电压)。连续监测其漏极电流20小时。相应的结果绘制在图6d中。可以使用i
d
‑
v
ref
曲线，计算相应的阈值电压漂移(δv
th
)。δv
th
～160mv。
[0215]
发明人展示了可以用未经修改的商用cmos工艺生产的3d
‑
emg
‑
isfet的制造工艺，其具有与ad hoc器件相当的ph感测能力。本发明首次公开利用标准cmos工艺的顶部氧化金属层m作为扩展栅极isfet的感测界面。该实验演示可以极大地加快基于标准cmos技术的传感器系统设计，并增强用于物联网和可穿戴应用的isfet传感器的耐用性，使其同时具有成本效益。
[0216]
尽管已经参考某些优选实施例公开了本发明，但是在不脱离本发明的领域和范围的情况下，可以对所描述的实施例及其等同物进行多种修改、变更和改变。因此，本发明旨在不限于所描述的实施例，而是根据所附权利要求的语言给出最广泛的合理解释。任何一个上述实施例的特征可以包括在本文描述的任何其他实施例中。当给出范围值时，该范围值包括范围的极限值。
[0217]
参考文献
[0218]
[1]p.bergveld,sens.act.b,vol.88,p.1,(2003).
[0219]
[2]j.bausells et al.,sens.act.b,vol.57,p.56,(1999).
[0220]
[3]p.georgiou et al.,sens.act.b,vol.143,p.211,(2009).
[0221]
[4]e.shahrabiet al.,prime conf,p.1,(2016).
[0222]
[5]s.jamasb,ieee sen.j.,vol.4,p795,(2004)
[0223]
[6]d.j.foster.silicon processing:cmos technology.electronic materials,pp 173
‑
191
[0224]
通过引用的方式将上述每个参考文献的全部内容并入到本文中。