一种用于小型化系统的信号处理模块的制作方法

[0001]
本实用新型属于小型化系统信号处理技术领域，具体涉及一种用于小型化系统的信号处理模块。


背景技术：

[0002]
公开号为：cn104698458a，主题名称为无人机载ka频段调频连续波sar成像和动目标检测系统的发明专利，其技术方案为“包括机上设备和地面的成像处理单元；所述ka频段的频率为35.75ghz；机上设备包括：收发喇叭天线、稳定平台、射频模块和数字模块；其中，收发喇叭天线包括：发射天线和接收天线，天线形式为角锥喇叭透镜天线，工作频段范围为：35.55ghz-35.75ghz，该收发喇叭天线安装在稳定平台上；稳定平台包括：姿态传感器和控制单元，以及支撑所述姿态传感器和控制单元的平台本体，该稳定平台采用gnss/ins作为姿态传感器，输出目标航向和姿态信息给控制单元和数字模块的采集与控制单元，控制单元根据目标航向和姿态信息调整平台本体以改变收发喇叭天线的波束指向；射频模块包括：频率综合器、前置功率放大器和接收机；频率综合器产生要发射的ka频段调频三角波信号，输出至前置功率放大器；前置功率放大器对ka频段调频三角波信号进行功率放大后通过发射天线辐射出去；进一步的，频率综合器中：晶振产生满足锁相介质振荡器pdro和锁相源输入要求的时钟信号，并输出至pdro和锁相源；pdro接收时钟信号，根据该时钟信号产生频率源，输出至混频器；锁相源接收时钟信号，根据该时钟信号产生带有da的fpga所需要的输入频率和采集与控制单元所需要的基准时钟clk；带有da的fpga根据所述输入频率产生系统的信号波形，并输入至混频器；混频器将频率源与信号波形进行混频，获得混频信号；倍频器对所述混频信号进行倍频获得ka频段调频三角波信号输出至前置功率放大器；前置功率放大器包括采用ka频段的功率放大器和耦合器，功率放大器对ka频段调频三角波信号进行功率放大后经发射天线辐射出去；同时将经功率放大后的ka频段调频三角波信号通过耦合器耦合后输出至接收机的混频器；接收机中：接收天线接收反射的回波信号，输出至接收机的低噪声放大器，低噪声放大器对回波信号进行功率放大输出至混频器；混频器对低噪声放大器后的回波信号与通过耦合器耦合后的ka频段调频三角波信号进行混频，得到零中频信号，输出至放大器进行零中频放大，经滤波器滤波之后输出至数字模块的采集与控制单元；数字模块包括：存储单元和采集与控制单元，采集与控制单元接收接收机的零中频信号，以及目标航向和姿态信息；其中，采集与控制单元包括：a/d转换器和数字正交解调单元，a/d转换器以收到的基准时钟作为系统工作时钟对零中频信号进行模数转换，获得数字信号输出至数字正交解调单元进行正交解调，得到iq信号，数字正交解调单元对目标航向和姿态信息以及iq信号进行组帧，获得待处理信号，分两路，一路输出至存储单元存储，另一路经数据链实时输出至地面的成像处理单元进行成像和动目标检测处理；地面的成像处理单元包括：调频连续波sar实时成像单元、动目标检测单元和显示单元；调频连续波sar实时成像单元收到待处理信号，利用iq信号采用改进的r-d成像算法进行实时成像，在实时成像中并利用目标航向和姿态信息对iq信号进行运动补偿，获得sar图像，所述sar图像包括：
上调频和下调频两幅sar图像；动目标检测单元，对获得的上调频和下调频两幅高分辨率sar图像，进行对消处理获得sar图像，若sar图像中某一点幅度大于检测门限，则认为该点存在动目标，否则不存在动目标”。
[0003]
以上述发明专利为例，其虽然了小型化系统和信号处理，但是其技术方案与本实用新型的不同。


技术实现要素：

[0004]
本实用新型的主要目的在于提供一种用于小型化系统的信号处理模块，其实现数字信号采集、信号处理和信号传输等功能。
[0005]
本实用新型的另一目的在于提供一种用于小型化系统的信号处理模块，其具有效率高、处理快和使用寿命长等优点。
[0006]
为达到以上目的，本实用新型提供一种用于小型化系统的信号处理模块，用于采集和处理信号，包括信号电路、射频电路和时钟电路，所述信号电路分别与所述射频电路和所述时钟电路电性连接；
[0007]
所述信号电路包括第一芯片u1，所述第一芯片u1的12管脚通过电阻r5接地，所述第一芯片u1的21管脚一路通过电阻r6接地并且所述第一芯片u1的21管脚另一路接第三单元j3，所述第一芯片u1的20管脚通过电阻r7接地；
[0008]
所述射频电路包括第二芯片u2，所述第二芯片u2的4管脚另一通过电阻r15与所述第二芯片u2的19管脚电性连接并且所述第二芯片u2的4管脚另一路通过电容c21接地，所述第二芯片u2的20管脚接电源vcc；
[0009]
所述时钟电路包括第三芯片u3，所述第三芯片u3的1管脚一路通过二极管d1接地并且所述第三芯片u3的1管脚另一路依次通过电感l1和电容c
out
接地，所述第三芯片u3的4管脚与所述电感l1和电容c
out
的共接端电性连接。
[0010]
作为上述技术方案的进一步优选的技术方案，所述第一芯片u1的6管脚、23管脚、11管脚和18管脚均接电源vcc，所述第一芯片u1的7管脚与第二单元j2的3管脚电性连接，所述第一芯片u1的8管脚与所述第二单元j2的2管脚电性连接并且所述第一芯片u1的22管脚与所述第二单元j2的1管脚电性连接。
[0011]
作为上述技术方案的进一步优选的技术方案，所述第一芯片u1的4管脚与第一单元j1的8管脚电性连接，所述第一芯片u1的3管脚与所述第一单元j1的7管脚电性连接，所述第一芯片u1的2管脚与所述第一单元j1的6管脚电性连接并且所述第一芯片u1的1管脚与所述第一单元j1的5管脚电性连接。
[0012]
作为上述技术方案的进一步优选的技术方案，所述第二芯片u2的6管脚通过电阻r12与单元con2的2管脚电性连接并且所述单元con2的1管脚通过电阻re2接电源vcc，所述第二芯片u2的10管脚依次通过电阻r14和电阻r13接电源vcc，所述第二芯片u2的9管脚与所述电阻r14和所述电阻r13的共接端电性连接。
[0013]
作为上述技术方案的进一步优选的技术方案，所述第三芯片u3的2管脚通过电容c
in
接地，所述第三芯片u3的3管脚接地。
附图说明
[0014]
图1是本实用新型的一种用于小型化系统的信号处理模块的信号电路图。
[0015]
图2是本实用新型的一种用于小型化系统的信号处理模块的射频电路图。
[0016]
图3是本实用新型的一种用于小型化系统的信号处理模块的时钟电路图。
具体实施方式
[0017]
以下描述用于揭露本实用新型以使本领域技术人员能够实现本实用新型。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本实用新型的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本实用新型的精神和范围的其他技术方案。
[0018]
本实用新型公开了一种用于小型化系统的信号处理模块，下面结合优选实施例，对实用新型的具体实施例作进一步描述。
[0019]
参见附图的图1，图1是本实用新型的一种用于小型化系统的信号处理模块的信号电路图，图2是本实用新型的一种用于小型化系统的信号处理模块的射频电路图，图3是本实用新型的一种用于小型化系统的信号处理模块的时钟电路图。
[0020]
在本实用新型的实施例中，本领域技术人员注意，本实用新型涉及的电阻、电容等可被视为现有技术。
[0021]
优选实施例。
[0022]
本实用新型公开了一种用于小型化系统的信号处理模块，用于采集和处理信号，包括信号电路、射频电路和时钟电路，所述信号电路分别与所述射频电路和所述时钟电路电性连接；
[0023]
所述信号电路包括第一芯片u1，所述第一芯片u1的12管脚通过电阻r5接地，所述第一芯片u1的21管脚一路通过电阻r6接地并且所述第一芯片u1的21管脚另一路接第三单元j3，所述第一芯片u1的20管脚通过电阻r7接地；
[0024]
所述射频电路包括第二芯片u2，所述第二芯片u2的4管脚另一通过电阻r15与所述第二芯片u2的19管脚电性连接并且所述第二芯片u2的4管脚另一路通过电容c21接地，所述第二芯片u2的20管脚接电源vcc；
[0025]
所述时钟电路包括第三芯片u3，所述第三芯片u3的1管脚一路通过二极管d1接地并且所述第三芯片u3的1管脚另一路依次通过电感l1和电容c
out
接地，所述第三芯片u3的4管脚与所述电感l1和电容c
out
的共接端电性连接。
[0026]
具体的是，所述第一芯片u1的6管脚、23管脚、11管脚和18管脚均接电源vcc，所述第一芯片u1的7管脚与第二单元j2的3管脚电性连接，所述第一芯片u1的8管脚与所述第二单元j2的2管脚电性连接并且所述第一芯片u1的22管脚与所述第二单元j2的1管脚电性连接。
[0027]
更具体的是，所述第一芯片u1的4管脚与第一单元j1的8管脚电性连接，所述第一芯片u1的3管脚与所述第一单元j1的7管脚电性连接，所述第一芯片u1的2管脚与所述第一单元j1的6管脚电性连接并且所述第一芯片u1的1管脚与所述第一单元j1的5管脚电性连接。
[0028]
优选地，所述第二芯片u2的6管脚通过电阻r12与单元con2的2管脚电性连接并且
所述单元con2的1管脚通过电阻re2接电源vcc，所述第二芯片u2的10管脚依次通过电阻r14和电阻r13接电源vcc，所述第二芯片u2的9管脚与所述电阻r14和所述电阻r13的共接端电性连接。
[0029]
优选地，所述第三芯片u3的2管脚通过电容c
in
接地，所述第三芯片u3的3管脚接地。
[0030]
优选地，所述第一芯片u1采用可编程逻辑芯片fpga-xczu15eg-2ffvb1156i，所述第二芯片u2采用射频adc芯片ad9208，所述第三芯片u3采用时钟芯片lmx2595。
[0031]
值得一提的是，本实用新型专利申请涉及的电阻、电容等技术特征应被视为现有技术，这些技术特征的具体结构、工作原理以及可能涉及到的控制方式、空间布置方式采用本领域的常规选择即可，不应被视为本实用新型专利的发明点所在，本实用新型专利不做进一步具体展开详述。
[0032]
对于本领域的技术人员而言，依然可以对前述各实施例所记载的技术方案进行修改，或对其中部分技术特征进行等同替换，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围。