一种输入电压检测电路及其接口电路的制作方法

本发明属于集成电路技术领域，涉及检测电路，特别涉及一种用于正负电压信号输入的输入级电压检测电路及其信号接口电路。

背景技术：

输入级电压检测电路的基本要求是在很宽的输入范围内能够有效的解析输入电压对应的逻辑电平值，且不能对电路本身造成损害。此外输入级检测电路的延时需要很低、阈值电压要求精确，且输入端口需要满足指定等级的静电放电esd保护能力。

输入级电压检测电路也简称为输入级电路或输入保护电路，图1所示的是传统采用内部供电的输入级电路，包括esd器件e1，电阻r1和反相器inv1，其中esd器件e1的阴极与电阻r1的一端相连并定义为输入端in，esd器件e1的阳极与公共接地vss相连，电阻r1的另一端与反相器inv1的输入端相连，反相器inv1的输出端即为输入级的输出端，反相器inv1的逻辑电源和逻辑地分别与内部电源vdd和公共接地vss相连。该结构采用传统的esd保护电路，为了保证输入级兼容ttl电平，输入级反相器通常采用稳压后的电源供电。但是该结构的缺点是：输入端in输入电压范围较低，输入端in的最高工作电压不能超过反相器的栅极击穿电压，并且由于齐纳击穿电流过大，输入电压被钳位于-0.7v左右，因此in的最低工作电压也不能够低于-0.7v。

为了提高输入电压工作范围，现有技术提出一种改进的具有保护的输入级电压检测电路，在传统输入级电压检测电路中采用一对esd器件，并给反相器增加了一个并联的齐纳二极管，如图2所示，包括esd器件e2和e3、电阻r2、齐纳二极管z1和反相器inv2，其中esd器件e2的阴极与电阻r2的一端相连，并定义为输入端in，esd器件e2的阳极与esd器件e3的阳极相连，esd器件e3的阴极与公共接地vss端相连。电阻r2的另一端与齐纳二极管z1的阴极相连，并与反相器inv2的输入端相连，inv2的输出端定义为输入级电路的输出端。齐纳二极管z1的阳极与反相器inv2的逻辑地与公共接地vss相连，inv2的逻辑电源与内部电源vdd相连。该结构正向输入范围受到齐纳二极管的击穿电压限制仅约5～6v，且齐纳击穿时电流很大；负压输入范围虽然有所扩大，但是当负电压低于-0.7v时依然存在地端至输入端的漏电，增加的负压范围是以牺牲输入电流为代价达到的。

技术实现要素：

针对传统输入级电压检测电路输入电压范围窄的问题，本发明提出了一种宽输入范围的输入级电压检测电路，在不损失延时和阈值精度的条件下，既可以拓宽输入电压范围，又可以保护器件的栅极不损坏，同时解决输入电压范围及esd保护问题。

为了实现上述发明目的，本发明采用的技术方案为：

一种输入电压检测电路的接口电路，设置在输入电压检测电路的反相器输入端前，包括第一钳位电路、第二钳位电路、第一esd保护器件e4、第二esd保护器件e5、第一阻性元件r3、第二阻性元件r4、第一二极管d1、第二二极管d2和电容c1，其中，第一esd保护器件e4的阴极与第二esd保护器件e5的阴极相连，串联在输入电压检测电路输入端in和公共接地vss之间；输入端in经第一阻性元件r3连接至第一钳位电路的第一和第二端口，电容c1串联在第一阻性元件r3和第一端口之间，第一钳位电路的第一端口经第二阻性元件r4接公共接地vss；第一钳位电路的第三端口与第二钳位电路的第二端口相连；第二钳位电路的第一端口与电路内部电源vdd1相连，第三端口与与反相器的输入端相连，第一二极管d1正向连接在内部电源vdd1到电源电压vdd2之间，第二二极管d2正向连接在第二钳位电路第三端口到电源电压vdd2之间；其中，两个钳位电路的第一端口为控制端口，第二端口作为输入端口，第三端口作为输出端口。

进一步的，第一钳位电路与第二钳位电路用于耐受输入端in的正负输入电压，其中一个钳位电路耐受正电压，另一个钳位电路耐受负电压，使得在不损坏输入级器件的前提下，拓宽输入电压的范围。

基于上述接口电路，本发明还提供一种输入电压检测电路，包括接口电路和反相器，所述接口电路为上述的接口电路。

本发明采用上述技术方案，具有以下有益效果：

1.以第一钳位电路和第二钳位电路的连接处设为v1，第二钳位电路对反相器的输出端为v2，本发明中第一钳位电路将v1电压钳在0v以上，而第二钳位电路将v2电压钳在vdd1以下，充分保证输入级电路的反相器的安全。现有技术的输入保护电路以齐纳二极管击穿电压来保护反相器，齐纳二极管的参数间接受到反相器的限制，电压输入范围受齐纳二极管限制，且对电路本身有影响；而本发明并不是以第一钳位和第二钳位电路击穿来起到钳位作用进而对反相器进行保护的，本发明通过第一钳位电路和第二钳位电路耐受输入端的正负输入电压，当输入电压在0v～vdd1+0.7v之间时，第一钳位电路和第二钳位电路中的器件均开启，当输入电压低于0v或者高于vdd1+0.7v时，第一或第二钳位电路直接关闭，起到阻断作用，使得反相器内部mos管的栅极电压不会大于其击穿电压；本发明的两个钳位电路在未达到击穿电压时就阻断电路实现对反相器的保护，输入电压范围只与两个钳位电路的电压耐受能力有关，而对输入正负电压的阻断能力虽然受到第二钳位电路和第一钳位电路中采用器件的击穿电压限制，但本发明的钳位电路可以采用中高压器件，击穿电压远大于齐纳二极管，因此本发明能够实现在不损坏反相器的前提下，拓宽输入电压范围。

2.本发明的输入级电路结构在不损失输入阈值精度和传输延时的前提下，可以大大提高输入负向电压范围和正向电压范围，可以耐受更大范围的输入噪声；这里正负向输入电压范围受到钳位电路击穿电压的限制，而不受反相器击穿电压的限制。

3.本发明的输入级结构由于输入耐受电压范围增加，因此具有更高的抗esd冲击能力。

附图说明

图1为传统输入级保护电路。

图2为现有技术的输入级保护电路。

图3为本发明的输入电压检测电路示意图。

图4为本发明的输入电压检测电路的第一种具体实施例。

图5为本发明的输入电压检测电路的第二种具体实施例。

图6为本发明的输入电压检测电路在输入信号从-15v至-5v时的仿真波形。

图7为本发明的输入电压检测电路在输入信号从-15v至15v时的仿真波形。

具体实施方式

输入电压检测电路中，反相器输入端前的电路部分为接口电路，整体电路称之为输入电压检测电路，本发明为使得反相器能够应对宽输入范围的输入电压，提供了一种接口电路以及具有该接口电路的输入电压检测电路。

如图3所示，本发明输入电压检测电路包括接口电路和反相器inv3，接口电路包括第一钳位电路、第二钳位电路、第一esd保护器件e4、第二esd保护器件e5、第一阻性元件r3、第二阻性元件r4、第一二极管d1、第二二极管d2和电容c1，其中，第一esd保护器件e4的阴极与第二esd保护器件e5的阴极相连，串联在输入电压检测电路输入端in和公共接地vss之间；输入端in经第一阻性元件r3连接至第一钳位电路的第一和第二端口，电容c1串联在第一阻性元件r3和第一端口之间，第一钳位电路的第一端口经第二阻性元件r4接公共接地vss；第一钳位电路的第三端口与第二钳位电路的第二端口相连；第二钳位电路的第一端口与电路内部电源vdd1相连，第三端口与与反相器的输入端相连，第一二极管d1正向连接在内部电源vdd1到电源电压vdd2之间，第二二极管d2正向连接在第二钳位电路第三端口到电源电压vdd2之间；其中，两个钳位电路的第一端口为控制端口，第二端口作为输入端口，第三端口作为输出端口。第一钳位电路与第二钳位电路用于耐受输入端in的正负输入电压，其中一个钳位电路耐受正电压，另一个钳位电路耐受负电压，使得在不损坏输入级器件的前提下，拓宽输入电压的范围。

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

图4显示的是本发明的第一种具体实施例，包括pmos管pm、nmos管nm，第一esd器件e4、第二esd器件e5、第一阻性元件r3、第二阻性元件r4、电容c1、齐纳二极管z2、第一二极管d1、第二二极管d2和反相器inv3，其中，第一esd器件e4的阳极与第一阻性元件r3的一端相连，并定义为输入电路的输入端in。第一esd器件e4的阴极与第二esd器件e5的阴极相连，第二esd器件e5的阳极接地vss，第一阻性元件r3的另一端与电容c1的一端相连，并与pmos管pm的漏极相互连。电容c1的另一端与pmos管的栅极互连，并与齐纳二极管z2的阳极连接，齐纳二极管z2的阳极经第二阻性元件r4接地vss。pmos管pm的源极与衬底相连并于齐纳二极管的阴极和nmos管nm的漏极相互连。nmos管nm的栅极连接内部电源vdd1，第一二极管d1正向连接在内部电源vdd1到电源电压vdd2之间；nmos管nm的源极和衬底相连，并与反相器inv3的输入级相连，第二二极管d2正向连接在nmos管nm的源极到电源电压vdd2之间。反相器inv3的输出端定义为输入级的输出端，反相器inv3的逻辑电源和逻辑地分别与vdd2和vss相连。

上述电路中，第一esd器件e4的作用是泄放负压esd能量，第二esd器件e5的作用是泄放正压的esd能量。电容c1的作用为保证输入端in的电压在未达到反相器inv3的响应电压瞬变时，电路的输出不发生变化，输入电压检测电路仅对输入电压值响应。pmos管pm的作用是用于耐受负电压，以拓宽整个电路的负电压输入范围，nmos管nm的作用是耐受输入端的正电压值，以拓宽正电压输入范围。第一二极管d1和第二二极管d2的作用是保护nmos管nm的栅极和反相器inv3内部mos管的栅极。

当输入电压为高电平时，pmos管pm的体二极管导通，而nm处于导通状态，当输入电压高于反相器的inv3的阈值时输出低电平值，而过高的正电压由nmos管nm耐受，拓宽了正电压的输入范围。当输入电压为负电压时，pmos管pm处于关断状态，负电压由pmos管耐受，因此输入电压可以突破-0.7v的限制，极大地拓宽了负压输入范围。

图5显示的是本发明的第二种具体实施例，包括pnp三极管、npn三极管、第一esd器件e4、第二esd器件e5、第一阻性元件r3、第二阻性元件r4、电容c1、第三阻性元件r9、第一二极管d1、第二二极管d2和反相器inv3。其基本工作原理与第一种具体实施例相似，仅钳位电路的实现方式由mos管器件替换为三极管器件，第一钳位电路为pnp三极管，第二钳位电路由npn三极管和第三阻性原件r9组成，第一阻性元件r3与pnp三极管的集电极相连，电容c1与pnp三极管的基极相连，pnp三极管的发射极与npn三极管的集电极相互连接，npn三极管的基极与第三阻性元件r9的一端相连，第三阻性元件r9的另一端与第一二极管d1的阳极以及内部电源vdd1相连，npn三极管的发射极与第二二极管d2的阳极相连，并连接反相器的输入端。pnp三极管用于耐受负电压，以拓宽芯片的负电压输入范围，npn三极管耐受输入端的正电压值，以拓宽芯片的正电压输入范围。第一二极管d1和第二二极管d2的作用是保护npn三极管的基极和反相器inv5内部mos管的栅极。电阻r9的作用是基极限流作用。

当输入电压为高电平时，pnp三极管导通，而npn处于导通状态，当输入电压高于反相器的inv5的阈值时输出低电平值，而过高的正电压由npn三极管耐受，拓宽了正电压的输入范围。当输入电压为负电压时，pnp三极管处于关断状态，负电压由pnp三极管耐受，因此输入电压突破了-0.7v的限制，极大地拓宽了负压输入范围。

图6为本发明的输入级防护电路在输入信号从-15v至-5v时的仿真波形，上述两种实施例得到的效果基本一样。本发明由于两个钳位电路的原因，第一钳位电路的输出电压一直保持在0电压，而此时第二钳位电路的输出电压也为0电压，这样保证了在输入负电压的情况下反相器中的mos管的栅极电压不会过低，不会导致其栅源电压差大于栅氧击穿电压的问题。而由于输入输出的相位是反相的，因此输出电压out一直保持5v(内部稳压电路的输出电压)高电平。

图7为本发明的输入级防护电路在输入信号从-15v至15v时的仿真波形，输入电压在0v以前时，同样由于第一钳位电路和第二钳位电路的作用，第一钳位电路和第二钳位电路的输出电压均为低电平，而输出电压为高电平。当输入电压高于0v低于内部电压vdd1时，第一钳位电路和第二钳位电路的输出电压随之上升，当输入电压达到反相器的的阈值电压时，反相器翻转，输出电压有高电平转为低电平。当输入电压从vdd1继续升高时，第一钳位电路的输出电压v1依旧随着输入电压的升高而升高，而第二钳位电路的输出电压v2此时却一直稳定在约等于vdd1附近，这样保证了输入电压很高时，反相器输入端连接的mos管栅氧不被击穿，因此本发明可以采用薄栅氧器件实现兼容更宽范围的输入电压，极大地增强了电路的普适性。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。