基于充放电来检测芯片引脚电容正确接入的电路及方法与流程

1.本发明涉及集成电路领域，尤其是涉及基于充放电来检测芯片引脚电容正确接入的电路及方法。


背景技术：

2.在实际应用电路中，电容在电路中起着举足轻重的作用。尤其是集成电路的输入输出端口的电路，对集成电路是否正常工作，或者工作性能的优劣，都起着至关重要的作用。
3.目前的集成电路技术还无法把大电容集成到电路中，因此很多引脚都是需要连接一个电容来使电路正常工作的。还有一些电路，由于传输信号的速度或其它需要，又要避免使用过大的电容。电容与集成电路的引脚就要通过pcb(印刷电路板)来连接。这种连接，在工厂加工过程中，就有可能会出现一些漏接、虚焊或者与旁边电容有锡膏的短接。
4.在现有的技术中，对非正常接入电容的检测，集成电路本身是没有做处理的，而是在板级电路或者是在工厂去做检查。工厂只有外观或者x光检查，或者就要到上电的时候才能检查到。当上电的时候，有些电路会由于没有引脚电容造成芯片电流过大、电压过高等而导致损坏。此时已经太晚了。
5.也就是说，当前的技术中，集成电路芯片都是不检测引脚的电容的(除了专门检测容性器件的电路)，而直接开启芯片工作
6.以电源芯片的中ldo(低压差线性整流)芯片为例，它的输出电容对环路的稳定性非常重要。也就是一定范围内的输出电容值对芯片是否稳定输出具有非常重要的作用。在没有接电容的情况，电路非常可能会出现振荡(环路不稳定)。一旦出现振荡之后，输出电压就是不可控的，电压幅值会很大，可能超出集成电路引脚电路的允许范围。引脚电压或电流的上升沿，下降沿，由于没有电容，可能会快速地充放电，有可能会导致电路的其它部分被误触发，特别是有可能触发esd(静电保护)电路，或者导致闩锁效应(latch up),从进一步导致电路的快速充放电，芯片在电压或电流或温度大到一定的限额之后，就有可能出现烧毁的现象。还有部分电路需要外部电容来做软启动的时间控制，如果此时的引脚电容出现漏焊或虚焊，必定会导致软启动失效，从而造成整个系统的上电过快，导致电流、电压的冲击过大，因此对下一级芯片器件造成严重的损坏或者导致时序错乱。
7.总之，现有技术就是集成电路本身不管集成电路外部是否接有电容，就直接开始工作了。


技术实现要素：

8.本发明的目的在于：针对现有技术存在的问题，提供基于充放电来检测芯片引脚电容正确接入的电路及方法，该电路在集成电路工作输出之前，先对其引脚端的电容进行检测，检测在引脚端的电容能够满足集成电路正常工作的电容之后，再进行主体电路的开启。
9.本发明的发明目的通过以下技术方案来实现：
10.基于充放电来检测芯片引脚电容正确接入的电路，其特征在于，该电路包括第一电流源、第三电流源、第四电流源、第五电流源、第一开关管、第三开关管、第四开关管、第五开关管、电容、比较器，第一开关管、第三开关管的控制信号端相连，第四开关管、第五开关管的控制信号端相连，第一开关管的一端连接第一电流源，第一开关管的另一端分别连接第四开关管、电容、比较器的正极端，第三开关管的一端连接第三电流源，第三开关管的另一端分别连接第五开关管、比较器的负极端、芯片的输出信号端、芯片引脚电容，第四开关管的另一端连接第四电流源，第五开关管的另一端连接第五电流源，比较器的输出端连接芯片的开启信号端。
11.作为进一步的技术方案，所述第一开关管为pmos、nmos、npn、pnp中的一种。
12.作为进一步的技术方案，所述第三开关管为pmos、nmos、npn、pnp中的一种。
13.作为进一步的技术方案，所述第四开关管为pmos、nmos、npn、pnp中的一种。
14.作为进一步的技术方案，所述第五开关管为pmos、nmos、npn、pnp中的一种。
15.基于充放电来检测芯片引脚电容正确接入的检测方法，在集成电路芯片工作输出之前，集成电路芯片本身对芯片引脚电容进行检测，当芯片引脚电容能够满足集成电路芯片正常工作的电容之后，再进行集成电路芯片主体电路的开启。
16.作为进一步的技术方案，该检测方法具体为：上电伊始，先同时打开第一开关管、第三开关管，使得同时给电容和芯片引脚电容进行充电，然后再在设定的一个时间内，去比较两个电容所充的电压值；紧接着，先使两个电容的电压值相等，然后同时打开第四开关管、第五开关管，使得同时给两个电容进行放电；如果充电阶段：电容的电压值>芯片引脚电容的电压值，且放电阶段：电容的电压值>芯片引脚电容的电压值，则说明芯片引脚电容正常接入，能正常开启芯片。
17.与现有技术相比，本发明能够在集成电路主体功能电路工作之前，对引脚的连接性进行自我检测，在满足设定的条件下，才进入正常的启动过程，如果检测到引脚的电容出现异常，将对芯片进行锁定，直至问题解决。从而确保在引脚连接异常的情况下，芯片限制工作不会因工作异常而导致损坏。
附图说明
18.图1为本发明的电路结构示意图；
19.图2为本发明的工作流程图；
20.图3为充电阶段出现v1>vout，放电阶段出现v1>vout的波形图；
21.图4为充电阶段出现v1>vout，放电阶段出现v1<vout的波形图；
22.图5为充电阶段出现v1<vout，放电阶段出现v1>vout的波形图。
23.附图说明，图3、图4、图5中实线为v1，虚线为vout。
具体实施方式
24.下面结合附图和具体实施例对本发明进行详细说明。
25.实施例
26.如图1所示，一种基于充放电来检测芯片引脚电容正确接入的电路，该电路包括第
一电流源i1、第三电流源i3、第四电流源i4、第五电流源i5、第一开关管m1、第三开关管m3、第四开关管m4、第五开关管m5、电容c1、比较器。第一开关管m1、第三开关管m3的控制信号端相连，g1是两个开关管的控制信号，g1高电平表示开关打开，低电平表示开关关断。第四开关管m4、第五开关管m5的控制信号端相连，g2是两个开关管的控制信号，g1高电平表示开关打开，低电平表示开关关断。第一开关管m1的一端连接第一电流源i1，第一开关管m1的另一端分别连接第四开关管m4、电容c1、比较器的正极端。第三开关管m3的一端连接第三电流源i3，第三开关管m3的另一端分别连接第五开关管m5、比较器的负极端、芯片a2的输出信号端、芯片引脚电容cout。第四开关管m4的另一端连接第四电流源i4，第五开关管m5的另一端连接第五电流源i5，比较器的输出端连接芯片a2的开启信号端。
27.第一开关管为pmos、nmos、npn、pnp中的一种。第三开关管为pmos、nmos、npn、pnp中的一种。第四开关管为pmos、nmos、npn、pnp中的一种。第五开关管为pmos、nmos、npn、pnp中的一种。
28.v1表示电容c1结点的电压值；a2表示原有的基本芯片电路；芯片a2与芯片引脚电容cout相连的线是原有的信号，表示输出信号。芯片a2与比较器的输出端相连，用检测的外部电容ok的信号，去开启a2原有的基本芯片电路。本发明利用充电和放电来两种情况来判断电容在一定的范围内，进而实现芯片引脚电容是否正确接入的检测。
29.如图2所示，本发明的工作流程是：芯片a2上电后，检测芯片引脚电容，然后判断芯片引脚电容是否有电容，如果判断为是，则芯片a2正常工作输出，如果判断为否，则重新检测芯片引脚电容。直到检测到正常才开始主电路模块a2。
30.在芯片上电伊始，芯片a2的主模块先不工作，也就不对外输出。先同时打开第一开关管m1和第三开关管m3，使得同时给内部电容c1和芯片引脚电容cout进行充电，充电电流分别为i1和i3。然后再在设定的一个时间内，去比较内部电容c1所充的电压值v1和芯片引脚电容cout所充的电压值vout。如果v1>vout，波形如图3所示的g1为高部分，即v1/vout>1，所以cout＝(v1/vout)*k1*c1>k1*c1，其中k1＝i3/i1也就是输出电容大于所需要电容值k1*c1。紧接着，先使v1＝vout，然后，同时打开第四开关管m4和第五开关管m5，使得同时给内部电容c1和芯片引脚电容cout进行放电，放电电流分别是i4和i5。此时，如果v1>vout，波形如图3所示的g2为高部分，考虑此时放电的变化速率，应该是vout的速率快，v1的放电速度慢，所以有cout＝(v1/vout)*k2*c1<k2*c1，其中k2＝i5/i4，也就是输出电容小于所需要的电容值k2*c1。因此，在一个充电周期中，可以判断k1*c1<cout<k2*c1，合理设置k1和k2，可以监测电容在所需要的范围之内。这时候，说明芯片引脚的电容正常接入，可以正常开启芯片主模块a2。
31.如果在放电阶段出现v1<vout,波形如图4所示的g2为高的放电阶段，考虑此时放电的变化速率，应该是vout的放电速率慢，v1的放电速率快，所以有cout＝(v1/vout)*k2*c1>k2*c1，其中k2＝i5/i4，也就是输出电容大于所需要的电容值k2*c1，所以此时电容是不但大于k1*c1，而且还大于k2*c1。
32.如果在充电阶段出现v1<vout,波形如图5所示的g1为高的充电阶段，所以有cout＝(v1/vout)*k1*c1<k1*c1，其中k1＝i3/i1，也就是输出电容小于所需要的电容值k1*c1，所以此时电容是不但小于k1*c1，而且还小于k2*c1。
33.当然，还有一种情况，就是出现k2*c1<cout<k1*c1，其中k1＝i3/i1，k2＝i5/i4，这
种情况如果非电路设定所需要，那就是一种异常状态。如果检测电路，检测到引脚电容不在正常值范围之内，系统将不再开启主电路模块a2，从而避免a2正常工作导致的芯片或系统损坏。
34.以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，应当指出的是，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。