一种基于服务器架构的一体化雷达数据采集处理装置

1.本发明属于雷达数字信号处理技术领域，具体涉及一种基于服务器架构的一体化雷达数据采集处理装置。


背景技术：

2.随着电子技术的快速发展，各种新型干扰方式不断涌现，严重影响了雷达系统目标检测与识别性能，为提高雷达系统在干扰环境中的目标检测能力，各国的研究机构开始研制新体制雷达，不断地提出各种新的抗干扰算法。但是，目前的抗干扰算法均存在运算量大、实现复杂度高的问题，并且新体制雷达的信号处理过程较传统雷达更为复杂，对雷达信号处理系统的数据处理能力与实时性提出更高的要求。
3.当前各国雷达的信号处理单元多采用“fpga(field programmable gate array，现场可编程门阵列)+dsp(digital signal processing，dsp)”的形式完成雷达回波数据预处理、抗干扰、目标检测与目标信息提取，但是传统的信号处理架构对于新型抗干扰算法验证存在以下不足：首先，fpga芯片使用硬件描述语言编程，信号处理软件开发难度大、周期长，新型抗干扰算法fpga实现过程复杂，无法实现新型抗干扰算法的快速验证；其次，dsp与fpga之间数据传输多使用高速串行总线接口，数据传输以包的形式传输，数据传输逻辑复杂；此外，fpga和dsp硬件资源与内存较小，难以满足复杂抗干扰算法对资源与内存消耗的需求，即使资源与内存满足需求，但实时性却无法满足雷达应用需求。


技术实现要素：

4.为了解决现有技术中存在的上述问题，本发明提供了一种基于服务器架构的一体化雷达数据采集处理装置。
5.本发明提供了一种基于服务器架构的一体化雷达数据采集处理装置，包括机箱以及集成在所述机箱内的数据采集模块、实时信号处理模块、数据存储模块和显控计算机，其中，所述数据采集模块用于采集雷达回波数据并分别传输至所述数据存储模块和所述显控计算机；所述数据存储模块用于对所述雷达回波数据进行存储；所述显控计算机用于对所述雷达回波数据进行格式解析，获得雷达参数和回波数据，并将雷达参数和回波数据转发至实时信号处理模块；所述实时信号处理模块用于对所述雷达参数和回波数据进行实时处理，获得目标检测结果。
6.在本发明的一个实施例中，所述数据采集模块包括a组光模块、第一fpga单元、b组光模块、存储单元和第一传输接口，其中，所述a组光模块(21)用于接收来自雷达的雷达回波数据；所述第一fpga单元用于获取所述a组光模块采集的雷达回波数据并缓存至所述存
储单元中，并将所述雷达回波数据通过所述第一传输接口传输至所述显控计算机，将所述雷达回波数据通过所述b组光模块传输至所述数据存储模块。
7.在本发明的一个实施例中，所述存储单元包括一组ddr3 sdram，所述第一传输接口为pci-e 3.0接口。
8.在本发明的一个实施例中，所述数据存储模块包括c组光模块、存储阵列单元和第二fpga单元，其中，所述c组光模块连接所述b组光模块，用于接收来自所述数据采集模块的雷达回波数据；所述存储阵列单元包括多个ssd，用于对所述雷达回波数据进行存储；所述第二fpga单元连接所述c组光模块和所述存储阵列单元，用于对所述c组光模块和所述存储阵列单元的运行进行控制管理。
9.在本发明的一个实施例中，所述显控计算机包括第二传输接口、cpu内存条、cpu和第三传输接口，其中，所述第二传输接口为pci-e 3.0接口，连接所述第一传输接口，用于接收来自所述数据采集模块的雷达回波数据并传输至所述cpu内存条中进行暂存；所述cpu用于从所述cpu内存条中获取所述雷达回波数据并对所述雷达回波数据进行数据格式解析，获得雷达参数与回波数据；所述第三传输接口为pci-e 3.0接口，用于将所述雷达参数与回波数据发送至所述实时信号处理模块。
10.在本发明的一个实施例中，所述实时信号处理模块包括第四传输接口和gpu，其中，所述第四传输接口为pci-e 3.0接口，连接所述第三传输接口，用于接收所述显控计算机解析获得的雷达参数与回波数据；所述gpu中搭载有雷达信号处理算法和抗干扰算法软件，用于根据雷达参数与回波数据进行雷达信号处理和抗干扰处理，获得目标检测结果，所述目标检测结果至少包括检测目标距离、角度和速度；所述第四传输接口还用于将所述gpu处理获得的目标检测结果反馈至所述显控计算机。
11.在本发明的一个实施例中，所述cpu还用于根据所述目标检测结果生成目标轨迹图。
12.在本发明的一个实施例中，所述一体化雷达数据采集处理装置还包括镶嵌在所述机箱上的显示屏，所述显示屏能够显示雷达回波数据波形、目标轨迹图以及目标检测结果。
13.在本发明的一个实施例中，所述显控计算机上搭载有上位机控制单元，用于控制所述数据采集模块、所述实时信号处理模块和所述数据存储模块对雷达数据采集、存储与处理功能的启动与停止，实现雷达回波数据与信号处理结果的实时显示，对所述数据存储模块中数据文件导出与回放的控制。
14.在本发明的一个实施例中，所述一体化雷达数据采集处理装置还包括散热模块、电源模块和键盘，所述散热模块和所述电源模块设置在所述机箱内部，所述键盘设置在所述机箱外部。
15.与现有技术相比，本发明的有益效果在于：1、本发明的一体化雷达数据采集处理装置基于服务器架构，将数据采集、存储、信号处理、实时显示与控制等功能集成于一个便携式一体化机箱，可实现外场实测数据采集存储，内场数据回放，并且可在内场实现基于实测数据的新信号处理算法与抗干扰算法的快速验证。
16.2、本发明中的大容量数据存储模块采用独立的存储管理系统，避免了整个装置平台在运行过程数据存储与信号处理的耦合性，可有效保证数据存储与信号处理的实时性。
17.3、本发明中的数据采集模块与显控计算机的内存以及数据存储模块之间数据传输均采用数据透传的方式，用户无需考虑数据的帧格式，可实现大带宽、高速率的数据传输，有效保证整个平台数据传输的实时性。
18.4、本发明使用高性能gpu显卡作为实时信号处理模块，浮点计算能力强，内存容量大，可实现基于多线程的雷达信号处理过程并行计算，尤其对于阵列雷达信号处理具有优势，并且可使用c++编程，相较于传统的fpga应用程序开发，对于新型信号处理算法的快速实现更加简便，开发难度低，周期短。
19.5、本发明的显控过程、数据解析过程与信号处理过程各自分立，运行内存各自维护，采用低耦合的设计方式，彼此之间只使用基于结构体与返回值的数据接口，便于用户对信号处理软件的二次开发或更改。
20.以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
21.图1是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的模块图；图2是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的外部结构示意图；图3是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的内部结构示意图；图4是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的原理示意图。
22.附图标记说明：1-机箱；2-数据采集模块；21-a组光模块；22-第一fpga单元；23-b组光模块；24-存储单元；25-第一传输接口；3-实时信号处理模块；31-第四传输接口；32-gpu；33-gpu内存单元；4-数据存储模块；41-c组光模块；42-存储阵列单元；43-第二fpga单元；5-显控计算机；51-第二传输接口；52
‑ꢀ
cpu内存条；53
‑ꢀ
cpu；54-第三传输接口； 6-散热模块；7-电源模块；8-键盘；9-触摸板；10-显示屏；11-外设接口；12-服务器主板。
具体实施方式
23.为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种基于服务器架构的一体化雷达数据采集处理装置进行详细说明。
24.有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
25.应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
26.请参见图1，图1是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的模块图。该一体化雷达数据采集处理装置包括机箱1以及集成在机箱1内的数据采集模块2、实时信号处理模块3、数据存储模块4和显控计算机5，其中，数据采集模块2用于采集雷达回波数据并分别传输至数据存储模块4和显控计算机5；数据存储模块4用于对雷达回波数据进行存储；显控计算机5用于对雷达回波数据进行格式解析，获得雷达参数和回波数据，并将雷达参数和回波数据转发至实时信号处理模块；实时信号处理模块3用于对雷达参数和回波数据进行实时处理，获得目标检测结果。
27.具体地，请参见图2和图3，图2是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的外部结构示意图，图3是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的内部结构示意图。本实施例的机箱1采用便携式一体化下翻盖机箱，机箱1内部包括大带宽的数据采集模块2、实时信号处理模块3、数据存储模块4、显控计算机5、散热模块6以及电源模块7，外部包括键盘8、触摸板9与显示屏10，机箱1的结构采用全铝合金设计，保证结构可靠性的同时，可减轻机箱整体的重量。所述下翻盖机箱是指键盘8和触摸板9所在的面板可以与显示屏10合在一起，如图2所示。
28.进一步地，如图3所示，本实施例的显控计算机5位于机箱1内部的右侧位置，数据采集模块2与实时信号处理模块3通过金手指插在显控计算机5的pci-e插槽中，数据采集模块2与实时信号处理模块3对外的接口通过机箱1右侧接出，数据存储模块4位于机箱1内部左上角位置，电源模块7位于机箱1内部左下角位置，散热模块6位于机箱内部左侧与右下角位置，便携式一体化下翻盖机箱采用下翻式机盖，键盘8和触摸板9位于下翻式机盖内侧。
29.请参见图4，图4是本发明实施例提供的一种基于服务器架构的一体化雷达数据采集处理装置的原理示意图。本实施例的数据采集模块2包括a组光模块21、第一fpga单元22、b组光模块23、存储单元24和第一传输接口25，其中，a组光模块21用于接收来自雷达的雷达回波数据；第一fpga单元22用于获取a组光模块21采集的雷达回波数据并缓存至存储单元24中，并将雷达回波数据通过第一传输接口25传输至显控计算机5，并将雷达回波数据通过b组光模块23传输至数据存储模块4。进一步地，存储单元24包括一组ddr3 sdram，第一传输接口25为pci-e 3.0接口。优选地，本实施例可以包括一个或多个a组光模块21，以同时接入多部雷达。本实施例的数据采集模块2用于雷达回波数据的采集接收、缓存与分发，采用了子母卡的设计方式。母卡包括高性能fpga(即，第一fpga单元22)、一组大容量ddr3 sdram(即，存储单元24)、电源与时钟电路组成，电源用于为数据采集模块2供电，时钟电路用于为
数据采集模块2的数据采集和分发提供时钟信号。子卡由a组光模块21和b组光模块23组成，子卡与母卡通过fmc连接器实现互联通信。
30.本实施例中的a组光模块21包括4个4lane的高速光模块，即每个高速光模块具有4路数据传输通道，每个高速光模块的线速率均为3.125gbps，b组光模块23为1个4lane的高速光模块，线速率为10gbps。具体地，子卡的a组光模块21完成雷达回波数据的采集，然后第一fpga单元22将a组光模块21采集到的雷达回波数据缓存到存储单元24中，再通过母卡的第一传输接口25(即，pci-e 3.0接口)将数据分发到显控计算机5，同时通过子卡的b组光模块23将数据分发至数据存储模块4。
31.本实施例的数据采集模块2的a组光模块21中对应的4个采集通道与显控计算机5以及数据存储模块4之间均具备独立的数据传输通道，因此本实施例的一体化雷达数据采集处理装置最多可同时接入4部雷达，并且数据采集模块2与显控计算机5以及数据存储模块4之间数据传输均采用透传的方式，无需考虑数据的帧格式，采用pci-e 3.0通信协议，可实现大带宽、高速率的数据传输，有效保证整个装置系统数据传输的实时性。
32.进一步地，数据存储模块4包括c组光模块41、存储阵列单元42和第二fpga单元43，其中，c组光模块41连接b组光模块23，用于接收来自数据采集模块2的雷达回波数据；存储阵列单元42包括多个ssd，用于对雷达回波数据进行存储；第二fpga单元43连接c组光模块41和存储阵列单元42，用于对c组光模块41和存储阵列单元42的运行进行控制管理。
33.具体地，本实施例的数据存储模块4用于雷达回波数据的实时存储，由第二fpga单元43进行存储系统管理，通过c组光模块41接收的数据采集模块2发送的雷达回波数据，由多个ssd(solid state disk，固态硬盘)组成大容量raid5存储阵列单元，实现大带宽数据流高速读写的同时，可有效防止异常掉电数据丢失，可通过显控计算机搭载的上位机控制模块实现数据读写的启停。
34.进一步地，显控计算机5包括第二传输接口51、cpu(central processing unit，中央处理器)内存条52、cpu 53和第三传输接口54，其中，第二传输接口51为pci-e 3.0接口，连接第一传输接口25，用于接收来自数据采集模块2的雷达回波数据并传输至cpu内存条52中进行暂存；cpu 53用于从cpu内存条52中获取所述雷达回波数据并对雷达回波数据进行数据格式解析，获得雷达参数与回波数据；第三传输接口54为pci-e 3.0接口，用于将所述雷达参数与回波数据发送至所述实时信号处理模块3。
35.本实施例的显控计算机5用于雷达回波数据的解析、显示与转发，完成整个装置的功能控制，主要包括服务器主板、高性能cpu、大容量ddr6 sdram内存条(即，cpu内存条52)及外设接口，显控计算机5由cpu 53读取数据采集模块2发送到cpu内存条52中的雷达回波数据，完成数据格式解析，获得雷达参数与回波数据，然后将雷达参数与回波数据转发至实时信号处理模块3，并接收实时信号处理模块3返回的处理结果进行文件存储。进一步地，本实施例的显控计算机5包括上位机控制单元，所述上位机控制单元中搭载有控制雷达数据采集、存储与处理的上位机控制软件，通过用户控制雷达数据采集、存储与处理功能的启动与停止。
36.实时信号处理模块3包括第四传输接口31和gpu(graphics processing unit，图形处理器)32，其中，第四传输接口31为pci-e 3.0接口，连接第三传输接口54，用于接收显控计算机5解析获得的雷达参数与回波数据；gpu 32中设置有雷达信号处理算法和抗干扰
算法，用于根据雷达参数与回波数据进行雷达信号处理和抗干扰处理，如脉冲压缩、相干积累、恒虚警检测、目标凝聚、单脉冲测角与卡尔曼滤波等脉冲多普勒雷达信号处理过程，获得目标检测结果，目标检测结果至少包括检测目标的位置、距离、角度和速度；第四传输接口31还用于将gpu 32处理获得的目标检测结果反馈至显控计算机5。
37.本实施例的实时信号处理模块3用于雷达回波数据的实时处理，由高性能gpu显卡构成，可接收显控计算机5的cpu解析后的雷达参数与回波数据，利用gpu强大的浮点处理能力、并行处理能力与大容量内存，解决雷达信号处理复杂度问题，具体地，可通过cuda(compute unified device architecture，统一计算设备架构)加速库实现fft(fast fourier transform，快速傅立叶变换)加速，进而实现脉冲压缩处理过程的加速，采用多线程并行计算方式将相干积累、恒虚警检测与目标凝聚过程由传统的逐个距离单元或逐个脉冲处理变为所有距离单元或所有脉冲并行处理，实现对相干积累、恒虚警检测与目标凝聚过程的加速，实时完成雷达信号处理算法与抗干扰算法，尤其对于计算量较大的阵列雷达信号处理更具有优势，最后将目标检测结果回送至显控计算机5。本实施例利用gpu的图形处理功能实现雷达回波数据与信号处理结果的实时显示。
38.进一步地，显控计算机5上搭载有上位机控制单元，用于控制数据采集模块2、实时信号处理模块3和数据存储模块4对雷达数据采集、存储与处理功能的启动与停止，实现雷达回波数据与信号处理结果的实时显示，对数据存储模块4中数据文件导出与回放的控制。本实施例的显控计算机对雷达回波数据解析、显示与转发、对信号处理结果显示与存储均使用独立的线程进行，以提高上位机控制软件的工作效率。
39.进一步地，在需要利用存储在数据存储模块4中的雷达回波数据验证新的信号处理算法或抗干扰算法时，可通过上位机控制，按照雷达时序回放数据存储模块4已经记录和存储的雷达回波数据，经过数据采集模块2和显控计算机5重新传输至实时信号处理模块3，在实时信号处理模块3中实现新的信号处理算法或抗干扰算法的快速验证。本实施例中的数据存储模块采用独立的存储管理系统，降低了整个装置在运行过程数据存储与信号处理的耦合性，有效保证数据存储与信号处理的实时性。
40.本实施例的实时信号处理模块3可使用c++编程，相较于传统的fpga应用程序开发，对于新的信号处理算法和抗干扰算法的快速实现与验证更加简便，开发难度低，开发周期短。
41.进一步地，cpu 53还用于根据目标检测结果生成目标轨迹图，具体地，实时信号处理模块3通过第四传输接口31将目标检测结果返回至显控计算机5的cpu 53，cpu 53能够根据目标检测结果生成目标轨迹图。如上所述，所述一体化雷达数据采集处理装置还包括镶嵌在机箱1上的显示屏10，显示屏10能够显示雷达回波数据波形、目标轨迹图以及目标检测结果。
42.本实施例的数据采集模块2将a组光模块采集接收到的雷达回波数据通过pci-e 3.0接口传输到显控计算机5的cpu内存，由显控计算机5中的cpu 53解析数据，在上位机控制软件进行雷达回波波形显示，并通过pci-e 3.0接口转发至实时信号处理模块3的gpu内存单元33，进而在实时信号处理模块3中对雷达回波数据进行实时处理，如脉冲压缩、相干积累、恒虚警检测、目标凝聚、单脉冲测角与卡尔曼滤波等脉冲多普勒雷达信号处理过程，完成目标检测与跟踪等功能，并将目标检测与跟踪测量结果返回给显控计算机，由显控计
算机进行信号处理结果显示与目标轨迹绘图，另外，数据采集模块2会将雷达回波数据通过b组光模块与c组光模块发送至数据存储模块4，完成雷达回波数据的实时存储。
43.本发明实施例的一体化雷达数据采集处理装置基于服务器架构，将数据采集、存储、信号处理、实时显示与控制等功能集成于一个便携式一体化机箱，只需接入现有雷达的中频回波信号采集系统，即可实现外场实测数据采集存储，同时可以代替现有雷达的信号处理系统，完成对雷达回波数据的实时处理，并且由于信号处理处理软件搭载于实时信号处理模块即gpu上，利用gpu强大的浮点计算能力与并行计算能力，对于相同的信号处理算法，相较于传统的信号处理平台，本发明实施例可获得更高的信号处理实时性。而且，本发明实施例的一体化雷达数据采集处理装置也可以通过对信号处理算法软件的修改或替换，在内场对实测数据进行回放，实现基于实测数据的新型信号处理算法快速验证。
44.本发明实施例中的大容量数据存储模块采用独立的存储管理系统，降低了整个装置在运行过程数据存储与信号处理的耦合性，可有效保证数据存储与信号处理的实时性。本发明的显控过程、数据解析过程与信号处理过程各自分立，运行内存各自维护，采用低耦合的设计方式，彼此之间只使用基于结构体与返回值的数据接口，便于用户对信号处理软件的二次开发或更改。本发明实施例可用于外场实测数据采集存储与内场数据回放，可在内场实现基于实测数据的新型信号处理算法快速验证。
45.以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。