仿真信号测试电路、测试方法、测试设备及存储介质与流程

1.本公开涉及信号处理技术领域，尤其涉及仿真信号测试电路、测试方法、测试设备及存储介质。


背景技术：

2.对于高速系统级的互联设计，考虑互联的宽频带特征以及器件的非线性，需要将电源完整性和信号源完整性进行协同设计。其中最具代表性的便是ssn (simultaneous switch noise，同步开关噪声)仿真，通过对多个i/o(input/output，输入/输出)添加同源的方法使，使这些i/o同步进行翻转收发数据。此时。系统的功耗跳变最为陡峭，产生的噪声也最高。这是一种常见的最坏条件下(worstcase)的场景仿真，用于评估信号完整性和电源完整性设计的优劣。
3.一般来说，仿真都是采用eda仿真工具进行仿真的，例如hspice、virtuoso 等仿真工具。但是，采用eda仿真工具进行ssn仿真，其存在一定的局限性，某些仿真场景无法实现或者仿真效果较差。


技术实现要素：

4.本公开实施例提供一种仿真信号测试电路、测试方法、测试设备及存储介质，以解决或缓解现有技术中的一项或更多项技术问题。
5.作为本公开实施例的第一个方面，本公开实施例提供一种仿真信号测试电路，包括：
6.逻辑运算单元，具有第一输入端、第二输入端以及第一输出端；
7.所述第一输入端，用于接收噪声信号；
8.所述第二输入端，用于接收激励信号；
9.所述逻辑运算单元用于对所述噪声信号和所述激励信号进行逻辑运算，得到针对目标电路的仿真信号；
10.所述第一输出端，用于向所述目标电路提供所述仿真信号。
11.作为本公开实施例的第二个方面，本公开实施例提供一种驱动方法，应用于本公开任一实施例所述的仿真信号测试电路，所述方法包括：
12.接收噪声信号，所述噪声信号用于对目标电路进行仿真；
13.接收激励信号，所述激励信号用于对所述目标电路进行仿真；
14.对所述噪声信号和所述激励信号进行逻辑运算得到针对所述目标电路的仿真信号；以及
15.向所述目标电路提供所述仿真信号。
16.作为本公开实施例的第三个方面，本公开实施例提供一种仿真测试设备，包括：
17.本公开任一实施例提供的仿真信号测试电路；
18.噪声信号发生器，与所述逻辑运算单元的第一输入端连接，用于向所述第一输入
端提供噪声信号；
19.激励信号生成器，与所述逻辑运算单元的第二输入端连接，用于向所述第二输入端提供激励信号。
20.作为本公开实施例的第四个方面，本公开实施例提供一种电子设备，包括：
21.至少一个处理器；以及
22.与所述至少一个处理器通信连接的存储器；其中，
23.所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行本公开任一实施例提供的方法。
24.作为本公开实施例的第五个方面，本公开实施例提供一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行本公开任一实施例提供的方法。
25.作为本公开实施例的第六个方面，本公开实施例提供一种计算机程序产品，包括计算机程序，该计算机程序在被处理器执行时实现本公开任一实施例提供的方法。
26.本公开实施例提供的技术方案，提供一个逻辑运算单元，通过逻辑运算单元的逻辑运算，在目标电路的激励信号上加载针对目标电路进行仿真的噪声信号，可以快速地得到仿真信号，以用于对目标电路进行仿真测试。
27.上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
28.在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
29.图1是本公开一实施例提供的仿真信号测试电路的结构框图；
30.图2是本公开另一实施例提供的仿真信号测试电路的结构框图；
31.图3是本公开一实施例提供的仿真信号测试电路的电路图；
32.图4是本公开一实施例提供的仿真信号测试电路的时序图；
33.图5是本公开另一实施例提供的仿真信号测试电路的电路图；
34.图6是本公开另一实施例提供的仿真信号测试电路的时序图；
35.图7是本公开另一实施例提供的仿真信号测试电路的电路图；
36.图8是本公开另一实施例提供的仿真信号测试电路的时序图；
37.图9是本公开另一实施例提供的仿真信号测试电路的电路图；
38.图10是本公开另一实施例提供的仿真信号测试电路的时序图；
39.图11是本公开一实施例提供的仿真测试方法的流程图；
40.图12是本公开一实施例提供的电子设备的结构框图。
具体实施方式
41.在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的
那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
42.信号完整性(英语：signal integrity,si)是对于电子信号质量的一系列度量标准。在数字电路中，一串二进制的信号流是通过电压(或电流)的波形来表示。然而，自然界的信号实际上都是模拟的，而非数字的，所有的信号都受噪音、扭曲和损失影响。在短距离、低比特率的情况里，一个简单的导体可以忠实地传输信号。而长距离、高比特率的信号如果通过几种不同的导体，多种效应可以降低信号的可信度，这样系统或设备不能正常工作。信号完整性工程是分析和缓解上述负面效应的一项任务，在所有水平的电子封装和组装，例如集成电路的内部连接、集成电路封装、印制电路板等工艺过程中，都是一项十分重要的活动。信号完整性考虑的问题主要有振铃(ringing)、串扰(crosstalk)、接地反弹、扭曲(skew)、信号损失和电源供应中的噪声。
43.其中，电源供应中的噪声主要来自两个方面，一是来自外部的电磁干扰(英文：electromagnetic interference，或electromagnetic disturbance，简称emi)是指任何在传导或电磁场伴随着电压、电流的作用而产生会降低某个装置、设备或系统的性能，或可能对生物或物质产生不良影响之电磁现象。二是来自内部的δi噪声(英文：delta i-noise)是指负载瞬态电流在电源路径阻抗和地路径阻抗上产生的电压波动现象。
44.根据欧姆定律，内部的δi噪声大小与该电源网络上的瞬态电流 (itransient)和阻抗(zpdn)成正比。
[0045]vripple
＝i
transient
×zpdn
[0046]
根据傅里叶变换(英語：fourier transfirm)是一种线性积分变换，用于信号在时域(或空域)和频域之间的变换，得到：
[0047]
v(ω)＝z(ω)
×
i(ω)
[0048]
式中，v(ω)是每个频率的正弦波电压的幅度和相位；i(ω)是每个频率的正弦波电流的幅度和相位；z(ω)是每个频率的负载阻抗的模和相位。
[0049]
这个基本的定义可用于时域和频域，也能延伸到多端口元件中，例如，两个平面中不同位置之间的电压。虽然阻抗在时域和频域内都能很好地定义，但对理想元件(如电容器或电感器)，在频域内对阻抗的定义有更加简单的描述。
[0050]
对于串联rlc电路可以较好的描述pdn网络的阻抗特性：
[0051][0052]
在不同频点下的电源网络的pdn阻抗是不同的，负载电流的行为可以认为是随机的，通过傅里叶变化，电流在不同频点下的能量频谱可以是任意值的，因此存在某种场景，在某频率下对应的电流能量最大并且对应的阻抗也最大，进而激发得出电源噪声最大。
[0053]
根据现阶段场景，pdn阻抗大部分集中在中低频段，而信号完整性领域研究的是高频段，这就导致在全频段内无法较好的将信号完整性和电源完整性适配的情况。
[0054]
以往的做法是优先评估高频段，对于芯片环节是可行的，但是对于pcb环节关键的中低频段电源分析是缺失的。
[0055]
举个例子，以ddr的突发传输为例。ddr指在同一行中对相邻的存储单元连续进行数据传输的方式，连续传输的周期就是突发长度(burst length)，一般为4或8bit。在进行
突发传输时，只需指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操作，而不再需要控制器提供列地址。其中，突发长度是寄存器可调的，但常规的eda仿真工具并没有提供符合ddr接口协议的的具有突发长度的激励源。eda常见的激励源主要有直流电压源、正弦或脉冲电压源、伪随机码等。但是，这些激励源均不能较好地模拟ddr协议中的突发传输的激励行为。
[0056]
为此，本公开提出一种仿真信号测试方案，能够解决上述问题。
[0057]
如图1所示，该仿真信号测试电路包括逻辑运算单元，其具有第一输入端、第二输入端以及第一输出端。其中，第一输入端用于接收针对目标电路进行仿真的噪声信号，第二输入端用于接收针对目标电路进行仿真的激励信号。逻辑运算单元用于对噪声信号和激励信号进行逻辑运算，得到目标电路的仿真信号；第一输出端用于向目标电路提供仿真信号。
[0058]
在本示例中，针对eda软件不具备仿真信号，可以采用逻辑运算单元对激励信号和噪声信号进行逻辑运算，得到相应的仿真信号。
[0059]
示例性地，仿真信号测试电路中可以包括一个或多个逻辑运算单元，用于生成相同或不相同的仿真信号，以输入到目标电路中的不同的输入/输出端，来进行仿真测试。逻辑运算单元可以由与门、与非门、或门、或非门中的至少一个串联或并联构成，如此可以使得逻辑运算单元具有至少一个第一输入端及至少一个第二输入端，以生成不同类型需求的仿真信号。
[0060]
示例性地，每个逻辑运算单元可以有多个第一输入端，用于接收不同类型的噪声信号。每个逻辑运算单元可以有多个第二输入端，用于接收不同类型的激励信号。
[0061]
示例性地，噪声信号可以是信号源随机生成的信号，也可以是信号源根据设定的频率、幅度、波型等参数生成的信号，可以是中低频信号,以此叠加中低频的电流能量。噪声信号可为具有与设计出的电源地网络反谐振频率相同的信号。
[0062]
示例性地，激励信号可以是信号源根据目标电路的仿真需求生成对应的信号，可以是高频信号。
[0063]
示例性地，可以根据用户对仿真信号的要求，对噪声信号、激励信号以及逻辑运算单元的逻辑运算功能进行选择，然后进行逻辑运算，得到目标仿真信号。
[0064]
在一些实施例中，在仿真信号测试电路中可以设置信号处理模块，用于对生成的仿真信号进行滤波、整型、去除毛刺或反相等处理。
[0065]
例如，逻辑运算单元的第一输出端可以与一个或多个滤波器串联连接，用于滤除仿真信号中的杂波或者指定频段的信号。
[0066]
例如，逻辑运算单元的第一输出端可以与反相器连接，用于生成反相仿真信号，以对目标电路进行相应的仿真测试。
[0067]
例如，逻辑运算单元的第一输出端可以与一个或多个滤波器串联连接，并于最后一个滤波器的输出端连接一个反相器，可以信号进行滤波以及反相处理。
[0068]
在一些实施例中，可以利用触发器去除信号中的毛刺，即尖峰信号，提高仿真质量。
[0069]
示例性地，如图2所示，还包括：
[0070]
触发器，具有第三输入端、第四输入端和第二输出端，其中，第一输出端与第三输入端连接，以使第一输出端向第三输入端提供仿真信号，第四输入端用于接收时钟信号，触
发器用于基于时钟信号去除仿真信号中的尖峰信号，第二输出端用于向目标电路提供去除尖峰信号后的仿真信号。
[0071]
示例性地，触发器可以包括rs触发器、d触发器、jk触发器、t触发器等类型。
[0072]
示例性地，噪声信号可以为方波信号，方波信号的周期与目标电路的突发传输信号的周期相同。
[0073]
示例性地，仿真信号包括交替相连接的第一信号段与第二信号段，第一信号段的周期与目标电路的突发传输信号的周期相同，第二信号段与位于相同时序位置上的激励信号中的信号段相同或相反。
[0074]
示例性地，激励信号可以是伪随机码，可模仿目标电路正常工作接收的高频输入信号。
[0075]
示例性地，逻辑运算包括以下至少之一：与逻辑运算、与非逻辑运算，或逻辑运算、或非逻辑运算、或者异或逻辑运算。
[0076]
例如，多个与逻辑运算单元串联或并联在一起。再如，与非逻辑运算与或逻辑运算并联等。
[0077]
在一些实施例中，触发器还可以对去除尖峰信号后的仿真信号进行反相，该反相仿真信号也可用于对目标电路进行仿真。
[0078]
示例性地，触发器还包括第三输出端，触发器还用于对去除尖峰信号后的仿真信号进行反相得到反相仿真信号，第三输出端用于向目标电路或其他目标电路提供反相仿真信号。
[0079]
示例性地，触发器的第二输出端和/或第三输出端可以连接一个或多个反相器，用于提供额外的延时仿真信号和反相仿真信号，以此接入多个目标电路进行测试。
[0080]
在一些实施例中，可以将上述仿真信号测试电路映射到eda软件中，用于生成仿真信号，eda软件利用仿真信号对其设计的目标电路进行仿真测试。
[0081]
示例性地，信号判断模块，与目标电路的信号输出端和/或电路节点连接，用于对目标电路的输出信号和/或电路电压进行判断。
[0082]
确定输入的激励信号之后，可以根据需求输入噪声信号，扫描中低频的频率。此时信号判断模块可包括信号接收器，监测目标电路的输出信号，对其进行质量判断，如此判断噪声对目标电路的输出信号造成的波动影响，和/或，监测目标电路上的电压信号，此时信号判断模块可包括示波器，优选的，使其与目标电路的电源输入端连接，当然与其它靠近电源输入端的电路节点连接也可，如此判断噪声对目标电路的输入电压造成的波动影响。便可快速找到最大噪声对应的频率，进而对该频率下的阻抗进行重点优化。信号判断模块会记录不同激励信号和不同噪声信号下，目标电路的输出信号和电路电压，如此便于找到容易产生噪声的频率，便于优化阻抗。从而，优化后的目标电路能够避免噪声信号对其产生影响。
[0083]
在一些实施例中，信号判断模块中预设有与激励信号对应的基准信号和/或与目标电路供电源对应的基准电压，基准信号用于与输出信号进行判断，基准电压用于与电路电压进行判断。
[0084]
通过理想输出的基准信号，校验目标电路的输出信号，记录当前频率的噪声信号对输出信号的影响，如果超出预设范围，则需对频率下的阻抗进行重点优化。目标电路具有
供电源，其具有稳定的供电信号，但是受到噪声的影响，目标电路的电路电压会出现波动，如果超出预设范围，则需对频率下的阻抗进行重点优化。
[0085]
以下将结合各种逻辑电路描述本公开提供的方案：
[0086]
如图3所示，仿真信号测试电路包括逻辑运算单元310和触发器320，其中，逻辑运算单元310具有与逻辑运算的功能。如图4所示，其为图3的各输入端及输出端的时序图。in1输入的波形代表具有突发周期的方波型号，in2输入波形代表伪随机码，两者进行与逻辑后得到out1输出的波形，代表具有突发传输行为和一定毛刺的伪随机码，in4输入的波形代表d触发器的打拍频率， in3输入的波形通过d触发器后得到out2输出的目标波形，代表具有突发传输行为和无毛刺的伪随机码，out3输出波形是d触发器的副产物，与out2 输出的波形反相。
[0087]
如图5所示，仿真信号测试电路包括逻辑运算单元510和触发器520，其中，逻辑运算单元510具有与非逻辑运算的功能。如图6所示，其为图5的各输入端及输出端的时序图。in1输入的波形代表具有突发周期的方波型号，in2 输入的波形代表伪随机码，两者进行与非逻辑后得到out1输出的波形，代表具有突发传输行为和一定毛刺的伪随机码，in4输入的波形代表d触发器的打拍频率，in3输入的波形通过d触发器后得到out2输出的目标波形，代表具有突发传输行为和无毛刺的伪随机码，out3输出的波形是d触发器的副产物，与out2输出的波形反相。
[0088]
如图7所示，仿真信号测试电路包括逻辑运算单元710和触发器720，其中，逻辑运算单元710具有或逻辑运算的功能。如图8所示，其为图7的各输入端及输出端的时序图。in1输入的波形代表具有突发周期的方波型号，in2输入的波形代表伪随机码，两者进行或逻辑后得到out1输出的波形，代表具有突发传输行为和一定毛刺的伪随机码，in4输入的波形代表d触发器的打拍频率，in3输入的波形通过d触发器后得到out2输出的目标波形，代表具有突发传输行为和无毛刺的伪随机码，out3输出的波形是d触发器的副产物，与 out2输出的波形反相。
[0089]
如图9所示，仿真信号测试电路包括逻辑运算单元910和触发器920，其中，逻辑运算单元910具有或非逻辑运算的功能。如图10所示，其为图9所示的各输入端及输出端的时序图。in1输入的波形代表具有突发周期的方波型号，， in2输入的波形代表伪随机码，两者进行或非逻辑后得到out1输出的波形，代表具有突发传输行为和一定毛刺的伪随机码，in4输入的波形代表d触发器的打拍频率，in3输入的波形通过d触发器后得到out2输出的目标波形，代表具有突发传输行为和无毛刺的伪随机码，out3输出的波形是d触发器的副产物，与out2输出的波形反相。
[0090]
本公开实施例提出一种可以解决这种sipi混合仿真中频段不适配的方案。首先，通过该发明在高频翻转的伪随机码信号中叠加低频或中频的方波信号，且高中低频信号频率均支持扫描，后经过毛刺滤除，灌给io pad电路(io pad 是一个芯片管脚处理模块，即可以将芯片管脚的信号经过处理送给芯片内部，又可以将芯片内部输出的信号经过处理送到芯片管脚)作为激励信号，io电路会在在给定激励码型下对电源网络进行电荷充放电，形成变化的电流(delat i), 该电流会与电源地路径阻抗产生电源噪声，该电源噪声除了包含原有的高频的噪声外还叠加了人为构造出的中低频噪声，两者叠加得到最大的噪声，通过扫描中低频的频率，便可快速找到最大噪声对应的频率，进而对该频率下的阻抗进行重点
优化，提升设计和迭代效率。
[0091]
以往的激励码型属于固定的伪随机码设计，想要叠加中低频的电流能量只能手工修改码型，费事费力，容易出错。有了该发明后，可以快速生成任意高低频的伪随机码组合，快捷准确。
[0092]
该激励可以扩展ddr的ssn仿真，增加对突发传输(burst transmission) 场景的仿真覆盖能力。
[0093]
同步开关噪声simultaneous switch noise，简称为ssn，代表的意思为大量的芯片同步切换时产生的瞬态电流在电源或地平面上产生的大量噪声现象，也称为delta-i噪声。同步开关噪声对电源完整性产生的影响主要表现为地/电源 (ground bounce/power bounce)反弹现象。
[0094]
burst是指在同一行中相邻的存储单元连续进行数据传输的方式。连续传输所涉及到存储单元(列)的数量就是突发长度，简称bl(burst length)。
[0095]
burst实质就是一次传输过程中，只发送一次地址，提高了传输效率。很多传输如ahb总线，发送每个数据都要对应发送其地址。两者区别请看下两图：
[0096]
非突发连续读取模式：不采用突发传输而是依次单独寻址，此时可等效于 bl＝1，虽然可以让数据是连续的传输，但每次都要发送列地址与命令信息，控制资源占用极大。
[0097]
如图11所示，其提供一种仿真信号测试方法，可以应用于本公开任一项所述的仿真信号测试电路，所述方法包括：
[0098]
s110，向所述仿真信号测试电路中的逻辑运算单元提供噪声信号，所述噪声信号用于对目标电路进行仿真；
[0099]
s120，向所述逻辑运算单元提供激励信号，所述激励信号用于对所述目标电路进行仿真；
[0100]
s130，控制所述逻辑运算单元，对所述噪声信号和所述激励信号进行逻辑运算得到会对所述目标电路的仿真信号；以及
[0101]
s140，通过所述逻辑运算单元，向所述目标电路提供所述仿真信号。
[0102]
示例性地，在所述仿真信号测试电路还包括信号处理模块的情况下，所述方法还包括：
[0103]
通过所述逻辑运算单元，向所述信号处理模块提供所述仿真信号；
[0104]
通过所述信号处理模块，对所述仿真信号仿真信号进行滤波、整型、去除毛刺或/和反相，以向所述目标电路提供处理后的仿真信号。
[0105]
示例性地，在所述仿真信号测试电路还包括触发器的情况下，所述方法还包括：
[0106]
通过逻辑运算单元，向所述仿真信号测试电路中的触发器提供所述仿真信号；
[0107]
向所述触发器提供时钟信号；
[0108]
控制所述触发器，基于所述时钟信号去除所述仿真信号中的尖峰信号；
[0109]
通过所述触发器，向所述目标电路提供去除尖峰信号后的仿真信号。
[0110]
示例性地，所述噪声信号为方波信号，所述方波信号的周期与所述目标电路的突发传输信号的周期相同。
[0111]
示例性地，所述仿真信号包括交替连接的第一信号段与第二信号段，所述第一信号段的周期与所述目标电路的突发传输信号的周期相同，所述第二信号段与位于相同时序
位置上的所述激励信号中的信号段相同。
[0112]
示例性地，所述激励信号为伪随机码。
[0113]
示例性地，所述逻辑运算包括以下至少之一：与逻辑运算、与非逻辑运算，或逻辑运算、或非逻辑运算、或者异或逻辑运算。
[0114]
示例性地，所述方法还包括：
[0115]
控制所述触发器对去除尖峰信号后的仿真信号进行反相得到反相仿真信号；
[0116]
通过所述触发器，向所述目标电路提供所述反相仿真信号。
[0117]
本公开还提供一种仿真测试设备，该仿真测试设备包括本公开任一实施例提供的仿真信号测试电路。
[0118]
该仿真测试设备还包括仿真信号测试电路、噪声信号发生器以及激励信号生成器。噪声信号发生器，与所述仿真信号测试电路中的逻辑运算单元的第一输入端连接，用于向所述第一输入端提供噪声信号。激励信号生成器，与所述仿真信号测试电路中的逻辑运算单元的第二输入端连接，用于向所述第二输入端提供激励信号。
[0119]
本公开还提供一种仿真方法，包括：
[0120]
通过本公开实施例提供的仿真测试设备向目标电路提供的仿真信号，并对目标电路进行仿真测试。
[0121]
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
[0122]
图12示出了可以用来实施本公开的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或要求的本公开的实现。
[0123]
如图12所示，电子设备800包括计算单元801，其可以根据存储在只读存储器(rom)802中的计算机程序或者从存储单元808加载到随机访问存储器 (ram)803中的计算机程序来执行各种适当的动作和处理。在ram 803中，还可存储电子设备800操作所需的各种程序和数据。计算单元801、rom 802 以及ram 803通过总线804彼此相连。输入输出(i/o)接口805也连接至总线804。
[0124]
电子设备800中的多个部件连接至i/o接口805，包括：输入单元806，例如键盘、鼠标等；输出单元807，例如各种类型的显示器、扬声器等；存储单元808，例如磁盘、光盘等；以及通信单元809，例如网卡、调制解调器、无线通信收发机等。通信单元809允许电子设备800通过诸如因特网的计算机网络和 /或各种电信网络与其他设备交换信息/数据。
[0125]
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元(cpu)、图形处理单元 (gpu)、各种专用的人工智能(ai)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(dsp)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理，例如亮度补偿方法。例如，在一些实施例中，亮度补偿方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元808。在一些实施例中，计算机程序的部分
或者全部可以经由rom 802和/或通信单元809而被载入和/或安装到电子设备800上。当计算机程序加载到ram 803并由计算单元801执行时，可以执行上文描述的亮度补偿方法的一个或多个步骤。备选地，在其他实施例中，计算单元801可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行亮度补偿方法。
[0126]
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(fpga)、专用集成电路(asic)、专用标准产品(assp)、芯片上系统的系统(soc)、复杂可编程逻辑设备(cpld)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
[0127]
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程氛围灯调节装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
[0128]
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦除可编程只读存储器 (eprom或快闪存储器)、光纤、便捷式紧凑盘只读存储器(cd-rom)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
[0129]
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，crt(阴极射线管)或者lcd(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入、或者触觉输入来接收来自用户的输入。
[0130]
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(lan)、广域网(wan)和互联网。
[0131]
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通
过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端
ꢀ‑
服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
[0132]
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
[0133]
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。