专利名称:单板机多道脉冲分析器的制作方法
单板机多道脉冲分析器属于实验核物理和核技术应用领域。
目前国际上微机化多道分析器结构复杂、价格昂贵。国产多道分析器通常使用很多硬件组成，其可靠性差，价格也高。由于容易掉道，对工作环境条件的要求相当苛刻。
为了提高多道分析器的稳定性、可靠性、可维护性，提高设备的性能/价格比;其次，为了克服大型硬件多道的结构复杂、体积庞大的弱点，我们尽可能采用集成电路，使装置的逻辑结构合理化、简单化，从而实现小型化、便携式。
图1是多道分析器的总相图。
图2是图1中脉冲峰值保持与探测电路内部结构的框图。
图3是图2中展宽器的内部结构图图4是MCS放大成形线路内部结构图本发明的技术解决方案是整个系统由中央控制装置(单板机以下简称中控);加上接口电路构成。接口电路中有两个D/A转换电路，为多道分析方式之一-MCS方式服务的放大成形电路和构成PHA分析方式的脉冲峰值保持与探测电路、A/D转换电路。当要求多道工作在MCS分析方式(多定标分析方式)时，脉冲信号由图中MCSIN端输入，经放大成形电路后接入单板机中CTC的某一通道入口。当多道工作在PHA分析方式时，脉冲信号由PHA IN端入，经脉冲峰值保持与探测电路后接入A/D转换电路，再通过单板机的总线接入单板机。以上两种方式工作时，可同时利用两个D/A转换显示电路显示所获取的数据(谱)于示波器屏幕上。单板机数据总线和一些控制线都接入两个D/A电路，图中上面和下面两个D/A电路的输出分别接到示波器的Y轴和X轴上。当多道工作在PHA分析方式时，脉冲信号从PHA IN端接入线性门，再接入展宽器，展宽器输出的脉冲峰值保持信号又接入图1中所示A/D转换电路中A/D集成芯片的IN脚(图2中标为A/D IN)。从展宽器输出的另一路脉冲峰值探测信号接入电平移动电路再接入成形电路Ⅱ再接入图1中所示A/D转换电路中A/D集成芯片的START脚(图2中标为A/D START)。电平移动电路的另一路输出接入延迟成形电路再接入放电门再接到展宽器与电容〔C〕的连接点上。放电门有一接地端，展宽器通过一电容〔C〕接地。电平移动电路还有一路输出接入成形电路I再接入线性门。
图2和图3两图中所标出的各引出或引入端的名称是一一对应的。〔EPD IN〕意为展宽器输入端，〔PKD OUT〕意为脉冲峰值探测信号输出端。从线性门输出的脉冲信号输入图〔2〕中所示的展宽器中的运算放大器〔Ⅰ〕(以下简称运放，见图3)的同相端，其反相端接到运放〔Ⅱ〕的反相端接到运放〔Ⅱ〕的反相端和A/D IN。运放〔Ⅰ〕的输出端接二极管〔D1〕的正极再接入运放〔Ⅱ〕的同相端。运放〔Ⅱ〕的同相端又接保持电容〔C1〕和放电门三极管的集电极(图3中来画出放电门中的三极管)。运放〔Ⅰ〕的输出端又接二极管〔D2〕的负极。此二极管〔D2〕的正极经过两电阻〔R1〕和〔R2〕串联接地。电阻〔R1〕和〔R2〕之间点接出一线为PKD OUT端接到图〔2〕中所示电平转移电路。
图4是当多道工作在MCS分析方式时所用到的放大成形电路。脉冲信号从〔MCS IN〕端，即〔Ⅲ〕的10脚输入，触发其中单稳态电路，其成形时间与〔R3〕和〔C1〕有关，成形脉冲从〔Ⅲ〕的5脚输出再接入中控(单板机)中的〔CTC〕的〔22〕脚(其通道1的输入端;也可以其他通道〕，以供计数之用。
总之，本发明的技术解决方案参照上述三个图。是由一台中控(单板机)加上一接口电路(采用单插宽NIM插件)组成。接口电路主要由脉冲峰值保持与探测电路，A/D转换电路，D/A转换显示电路，脉冲放大成形电路组成。它有两个输入通道〔PHA IN〕和〔MCS IN〕，具有多道脉冲分析器的两项主要功能即PHA分析方式和MCS分析方式。
下面结合附图通过实施例对发明进一步说明。
图5、图6所给即一个具体实施的电路图。其中除了没有微打和录音机以外，完全对应于图1。图4是对应于图1中的放大成形电路的具体化。图5对应于图1中的脉冲峰值探测与保持电路。图6对应于图1中的A/D转换电路、D/A(X)转换显示电路、D/A(Y)转换显示电路及中控(单板机)。现将其结合前面三个图，即图1、2、3具体说明一下实施过程。我们按图1所示各部分电路分别加以说明。
1.脉冲峰值保持与探测电路(图5所示)。将图5、3、2这三个图结合起来看。这部分电路是由BG313B集成运放(对应于图3中的运放〔Ⅰ〕)和5G28运放(对应于图3中的运放〔Ⅱ〕)等器件连接构成的负反馈展宽器;以两个3CK2B和两个3DG8C三极管为主体构成的差动式线性门;以一个3DJ2G场效应管、两个3CK2B三极管和一片T082B芯片为主构成的电平移动电路;以两片SD74123A芯片为主构成的两个成形电路(成形电路〔Ⅰ〕和〔Ⅱ〕)和一个延迟成形电路这几大部分，分别相应于图2中的各方框。整个脉冲峰值保持与探测电路的时间配合如下设一输入脉冲信号自〔PHA IN〕进入，由于线性门常开，因此此信号就直接通过线性门到达BG313B的第5脚(图3中的〔EPD IN〕)，展宽器探测到脉冲信号的峰值并将此峰值电平保持约70μs的时间，以保证A/D转换电路中A/D芯片对此峰值电平的转换。同时输出的峰值探测信号〔PKD OUT〕加到电平转移电路中的3DJ2G场效应管的栅极，在3DJ2G右边第二个3CK2B管的发射极处得一TTL电平的负跳变脉冲，此负跳变经To82B倒相由其24、6三脚得到三个同样的正跳变，分别将其微分得正尖脉冲而放弃负尖脉冲(图5中To82B左边的微分电路和二极管所为)。这三个正尖脉冲作为触发信号分别去触发两个成形电路和一个延迟成形电路。图5中对应于图5中的成形电路〔Ⅰ〕的部分的输入和输出端分别为左边一个SD74123A的2脚和13脚，图5中对应于图2中的成形电路〔Ⅱ〕的部分的输入和输出端分别为左边的SD74123A的10脚和5脚，图5中对应于图〔2〕中的延迟成形电路的部分的输入和输出端分别为右边的SD74123A的10脚和13脚。放电门主要对应于5G28左边的那个3DK8CJ管。成形电路〔Ⅰ〕的成形时间约为70μs，其输出作为关门信号，线性门从上述那个PHA IN输入脉冲信号到达峰值时刻稍后一点就开始关门，此后70μs之内输入〔PHA IN〕的其他任何脉冲信号都被关在门外损失掉，不予采集，以保证展宽内维持正常的脉冲峰值电平而不受干扰。所以关门时间即死时间为70μs左右。将图2、56结合起来看，成形电路〔Ⅱ〕的成形时间约为0.5μs，输出的成形脉冲自图5中左边的SD74123A之5脚出再接入图〔4〕中所示ADC0809的6脚(即图〔2〕中所标〔A/D START〕脚)。这个信号的前沿使A/D清零，后沿是命令A/D芯片对从展宽器的脉冲峰值保持信号的输出端，5G28的7脚引至ADC0809的26脚(A/D IN)的峰值保持电平开始实施变换。A/D转换时间约小于70μs，故前述保持信号宽度约为70μs较A/D转换时间稍长些以保证得到正确的变换结果。延迟成形电路是先利用图〔5〕中右边SD74123A芯片中的一个单稳态电路成形一个约65μs宽的负矩形波，其下降沿对应于PHA 1N脉冲到达峰时刻，而利用其约65μs以后的上升沿再触发此SD74123A芯片中另一个单稳态电路成形一个约3μs宽的正矩形波脉冲由13脚出引至5G28左边的3DK8CJ的基极使此三极管饱和导通，泄放掉保持电容〔C〕(对应于图〔5〕中所标3DK8CJ左边的1000P的电容)上储存的电荷。放电正脉冲的前沿时刻对应于脉冲峰值保持信号的后沿时刻。以上将图2、3、5、6结合起来详细描述了脉冲峰值保持与探测电路内部各具体部分工作时在时间上的逻辑关系。当运放〔Ⅰ〕采用BG313B时由于其速度有限，故要求输入脉冲信号前沿上升时间大于1μs。
2.A/D转换电路。将图1、5、6对照起来看。这部分电路的主要构成器件为图6中上半部分所画出ADC0809和中控(单板机)上边的SD74123A、T076和SD121A。接前述，ADC0809芯片自〔PHA IN〕脉冲峰值时刻稍后开始对输入A/D IN脚(26脚)的脉冲峰值展宽信号进行变换，将模拟电平变换为数字量，用了约65μs的时间。在这65μs中ADC0809的7脚(EOC，即转换结束)输出一与A/D转换时间相等宽度的负矩形脉冲，利用其后面的上升沿输入SD74123A的2脚作为触发信号在其4脚成形出一负矩形脉冲接入中控(Z-80单板机)的中断请求输入端
INT向中控中的CPU提出中断申请，要求CPU来读入ADC0809的输出端口DO7-DO0(21、20、19、18、8、15、14、17共8脚)的数字量信息。中控(Z-80单板机)响应中断请求后，服务于中断程序使
PS6和
I/OR两输出信号同时为低电平(即有效电平)，此两信号分别经SD121A的9、10两脚接入SD121A。SD121A集成芯片中有四个二输入端或非门，其9、10两脚是其中一个或非门的两个输入端，此或非门的输出端为8脚。仅当PS6和I/OR均为低电平时，其8脚才为高电平。此正脉冲接入ADC0809芯片的9脚(OE，即输出允许端)，表示中控(单板机)允许ADC0809将已转换好的锁存在其内部锁存器中的数字量放到其输出端口，即其8条输出数据线脚上，也即放到数据总线上。然后读入累加器A，并以此读入的数据为道址，将对应于此道址的中控(单板机)中的RAM(随机存储器)中相应单元的计数加1。到此就完成了一个数据的获取的全过程。
为了进一步简化电路结构，在模拟电路部分尽可能采用集成电路;在数字电路部分，也采取了两个措施①模数转换电路(A/D)和二只数模转换电路(D/A)皆直跨数据总线。省去PIO接口片。②在达到满意的性能指标下，省去滑尺电路。
为了提高获取数据的效率，减少死时间，我们又将ADC芯片的时钟频率由ADC0809额定的500KHz提高到1MHz，从而使A/D转换时间由额定的100μs，缩短到约小于65μs，进而将由于关线性门导致的死时间由约大于100μs缩短到约70μs。这是本A/D转换电路的另一特点。ADC芯片的时钟信号由2MHz的中控(单板机)时钟经图6中所示的T076芯片二分频后得到，从T076的6脚引入ADC0809的9脚(φ)。
3.D/A转换显示电路。请参见图1、5、6。这部分电路的主要构成器件是两片DAC0832、两片F007B和图〔6〕中中控(单板机)下面的SD121A和T082B。由于T082B中有八个非门，因此图5和图6中的T082B实际上是同一个。
4.MCS分析方式中对输入脉冲信号的放大成形电路、参见前面关于图4的说明。
5.中控(单板机)的数据输入输出。
中控(单板机)的实用程序可固化在EPROM中，也可用录音机将磁带上已录好的实用程序输入到RAM中，也可直接通过键盘输入。测量结果可用微打和录音机输出。示波器可连续显示测量过程中渐变的谱形图象，便于及时发现错误和较精确地调试仪器。
6.电源本实施例的电路需用±24V、±12V、±6V、+5V共七种电压的电源。
效果鉴于以上陈述，由于采取了某些简化电路的措施，并且选用以集成芯片为主构成电路，不仅使此种多道分析器成本低、价格便宜，而且大大提高了其可靠性、可维护性，性能指标也相当优越，总之性能/价格比有较大提高。
此多道分析器具有通常多道分析最常见的两种分析方式，即PHA和MCS，其技术指标如下(一)PHA方式1.道数2562.幅度分析范围0-5V3.道宽20mV4.道宽稳定性8小时漂移不超过1道5.A/D转换时间＜70μs6.微分非线性＜1%7.积分非线性＜±0.2%8.输入脉冲前沿上升时间≥1μs
9.外形尺寸单插宽NIM插件加上中控(单板机，TP-801)10.可示波器显示，可带微打、录音机。
(二)MCS方式道数256或512。
权利要求
1.一种多道分析器，由中央控制装置[108]、A/D转换电路和其它接口电路组成，本发明的特征是接有中央控制装置[108]，而且峰值保持与探测电路(包括线性门、电平移动电路、成形电路、放电门)的展宽器由运算放大器组成。
2.根据权利要求
1的仪器，其特征是由两个运算放大器组成展宽器，其连接方式如下述线性门接入运放〔Ⅰ〕的同相端，反相端接入运放〔Ⅱ〕的反相端接入〔A/D 1N〕，运放〔Ⅰ〕的输出端接二极管〔D1〕的正极后再与运放〔Ⅱ〕的同相端接，运放〔Ⅱ〕的同相端又并联接入保持电容〔C〕和放电门的三极管的集电极，运放〔Ⅰ〕又通过输出端接二极管〔D2〕的负极，此二极管〔D2〕的正极经过两电阻〔R1〕、〔R2〕接地，电阻〔R1〕、〔R2〕之间抽一线接入电平转移电路的输入端。
3.根据权利要求
1或2的仪器，其特征在于放大成形电路〔Ⅰ〕、放大成形电路〔Ⅱ〕是由单稳态集成芯片组成的电路，线性门由两对差分放大器组成。
4.根据权利要求
1或2的仪器，其特征在于电平移动电路由一只场效应放大管和二只三极管放大电路组成，放电门是一三极管构成的电路。
5.根据权利要求
1或2的仪器，其特征在于可以连接多定标分析方式的输入口〔M CS IN〕，其连接方式如下脉冲信号从〔MCS IN〕端输入经过放大成形电路，再直接接入中央控制装置的〔CTC〕的某一通道的输入端。
6.根据权利要求
1或2的仪器，其特征在于A/D转换电路的时钟信号由2MHz的中控时钟经二分频器〔To76〕后得到。
专利摘要
属于实验核物理和核技术应用领域的单板机多道脉冲分析器，是核物理应用技术的常用仪器。微机化多道脉冲分析器价格昂贵，硬件组成的多道脉冲分析器可靠性差，不易维护。为了得到一种结构简单、稳定性、可靠性、性能/价格比都高的携带方便的多道脉冲分析器，本发明提出了由运算放大器组成的展宽器的峰值保持与探测电路，A/D转换电路的时钟信号频率可以是额定的一倍。本发明具有MCS和PHA两种分析方式。
文档编号G01R29/02GK85102585SQ85102585
公开日1987年4月8日 申请日期1985年4月1日
发明者孙继英, 戴国欢, 王芝英, 刘其盛, 朱忠良, 吴明阳 申请人:南京大学导出引文BiBTeX, EndNote, RefMan