专利名称：测试计数器的方法和装置及串行存储器的制作方法
技术领域：
本发明专利申请要求的优先权是1996年10月31日日本专利申请No.H08289463，该文件被作为本申请的对比文件引用。
本发明涉及测试用于串行存储器的计数器的方法和装置及串行存储器。
一般地，串行存储器是一种数据按照原先存储的顺序使用的计算机存储器。串行存储器包括地址计数器，其中当数据块被写入由计数器指定的存储单元时，该地址计数器将初始存储器地址增量。一般地，利用读出改为写入技术方案来执行地址计数器的测试操作以检查存储单元的劣化。测试时，向每个存储单元写入预定数据，接着，向同一个存储单元地址重写不同数据。例如，在增量地址计数器时向每个存储单元写入数据“0”，然后，将地址计数器复位为“0”，接着，再增量地址计数器并向同一存储单元地址中重写入数据“1”。
这时，当读出数据以重写时若地址计数器不是顺序增量，则会出现一些存储单元存储数据“1”而其它存储单元存储数据“0”。存储单元中的数据按照重新写入的顺序被再一次读出。若所有读出数据为“1”，则可判定地址计数器工作正常；但是，若读出数据包括一些值为“0”的数据，则判定地址计数器工作异常，一些地址发生了劣化。带有地址计数器的串行存储器若有劣化地址则该存储器是不合格，不能被公众接受。
最近，对这种具有大存储容量的串行存储器的需求正在增加，而又要花费相当长的时间对每个存储单元执行读/写测试，因此很难提高串行存储器的产量。另外，当判断出串行存储器存在错误时，不能了解问题是出在存储器的地址计数器上还是其它设备上。
因此，本发明的一个目的是提供一种测试计数器的方法，这种方法可以在短时间内容易并且准确地测试计数器。
本发明的另一个目的是提供一种测试计数器的装置，该装置可以在短时间内容易并且准确地测试计数器。
本发明的另外的目的是提供一种串行存储器，其中，不需对存储阵列执行读/写过程就可以在短时间内容易并且准确地测试地址计数器。
本发明另外的目的、优点及新颖特征一部分将能在以下的描述中得以展示，一部分对于技术熟练人员来讲，通过研究以下的描述或通过学习本发明的经验，将是显而易见的。通过所附加的权利要求书中所指出的手段及组合可以实现及达到本发明的目的和优点。
根据本发明的第一方面，在测试与时钟同步的计数器的方法中，计数器被首先设置在预定的初始值。接着，响应时钟，计数器被增量。时钟个数被计数直到从计数器中输出进位，此时提供的是实际计数值。实际计数值与预先计算出的参考值进行比较。然后，根据比较结果判定计数器是否正常工作。参考值是通过如下方式获得的，即预先计算从初始值直到计数器输出进位的时钟个数。
根据本发明的第二方面，提供了一种测试计数器的装置，其响应于时钟被增量，并且当计数器溢出时输出一个进位，其包括一个复位电路，该电路将计数器复位为预定初始值。该装置进一步包括一个计数器电路，该电路响应时钟对时钟个数进行计数，直到计数器输出进位以提供实际计数值。该装置具有一个比较器，用于将实际计数值与预先计算出的参考值进行比较。根据比较结果判断比较器是否正常工作。
根据本发明的第三方面，与时钟同步操作的串行存储器包括一个存储有预定数据的存储阵列，及一个地址计数器，它响应于时钟而增量，并且当其溢出时输出进位。该串行存储器还包括一个输出电路，它选择性地输出存储阵列所提供的数据及地址计数器所提供的进位。在未对地址计数器执行测试时输出电路选择数据，在对地址计数器执行测试时输出进位。串行存储器还可能具有一个地址寄存器，它将地址计数器预先置为一个希望的初始值。
根据本发明的第四方面，将本发明的第三方面的串行存储器和第二方面的装置组合起来。
图1示出根据本发明的第一优选实施例的串行存储器和存储器测试器的方框图。
图2示出存储器测试器的方框图。
图3示出第一优选实施例的流程图。
图4示出第一优选实施例的操作的时序图。
图5示出根据本发明的第二优选实施例的串行存储器和存储器测试器的方框图。
图6示出根据本发明的第三优选实施例的串行存储器和存储器测试器的方框图。
图1示出根据本发明第一优选实施例的串行存储器101和存储器测试器102。串行存储器101包括地址计数器111，存储阵列112及输出电路113。串行存储器101还包括复位端子RESET，进位端子COUT，数据输出端子DOUT，测试端子TEST及时钟端子CLK。复位端子RESET与储器测试器102及地址计数器111相连；每个进位端子COLT及数据输出端子DOUT都与存储器测试器102及输出电路113相连；测试端子TEST与存储器测试器102及输出电路113相连；时钟端子CLK与存储器测试器103及地址计数器111相连；输出电路1113与地址计数器111及存储阵列112相连。
存储阵列112向输出电路113提供数据。地址计数器111在执行读过程和写过程时寻址存储阵列112。地址计数器111是属于10位类型的，它与由时钟端子CLK所提供的时钟同步地从零开始增量，地址计数器111响应第1024次时钟(CLK)输出进位标志信号CARRY。
响应由存储器测试器102通过测试端子TEST提供的测试信号，输出电路113从由地址计数器111提供的进位(CARRY)信号及由存储阵列112提供的数据(DATA)这两个输出信号中选择一个。更详细地，例如，当要测试地址计数器时将测试端子TEST置为低，从进位端子(COUT)向存储器测试器102提供地址计数器111输出的进位信号CARRY。另一方面，当未测试地址计数器111时测试端子TEST被置为高，从数据输出端子DOUT向存储器测试器102输出存储阵列112输出的数据(DATA)。
图2示出存储器测试器102的结构，它包括复位电路120，测试有效电路122，时钟发生器124，计数器电路126及比较器128。复位电路120与串行存计器101的复位端子RESET相连以向其提供复位信号。测试有效电路122与串行存储器101的测试端子TEST相连以向其提供测试有效信号。时钟发生器124与串行存储器101的时钟端子CLK及计数器电路126相连以向它们两个提供时钟信号。计数器电路126与串行存储器101的进位端子COUT及比较器128相连。计数器126设计为对从地址计数器111被置为某个初始值开始直到其产生进位信号CARRY之间的时钟数进行计数。以后将计数器电路126所计的值称为“实际计数值(An)”。将比较器128设计为用于比较实际计数值与预先计算出的参考值“Rn”，参考值“Rn”是通过预先计算从地址计数器111的初始值开始直至其产生进位之间的时钟数得到的。
下面将根据图3与图4的流程图及时序图描述地址计数器111的操作。首先，在地址计数器111测试开始将测试端子(TEST)置为低；然后，将复位信号(RESET)从高状态变为低状态以将地址计数器111置为零；接着，存储器测试器102向串行存储器101提供时钟从而与时钟同步地将地址计数器111逐次增1。如前所述，由于地址计数器111是10位的因而在第1024次时钟周期地址计数器111输出进位信号CARRY，进位信号CARRY通过进位端子COUT输出到存储器测试器102的计数器电路126。
在存储器测试器102中，计数器电路126对时钟发生器124所提供的时钟进行计数以提供实际计数值“An”，这是通过对时钟进行计数直到从进位端子COUT产生进位信号CARRY得到的。比较器128将计数器电路126所提供的实际计数值“An”与参考值“Rn”进行比较，其中“Rn”是通过对从地址计数器111被置为初始值开始直到其产生进位信号(CARRY)为止的时钟数进行计算得到的。存储器测试器102根据比较结果判定地址计数器111是否正常工作。
若地址计数器111正常工作，实际计数值“An”与预先计算的参考值“Rn”相等；否则，若地址计数器111工作异常，实际计数值“An”与预先计算的参考值“Rn”不相等。因此，不需对存储阵列112执行读/写过程即可在短时间内很容易地测试地址计数器。
图5示出根据本发明第二实施例的串行存储器201与存储器测试器202。串行存储器201包括地址计数器211，存储阵列212及输出电路213。串行存储器201还包括复位端子RESET，数据输出端子DOUT，测试端子TEST及时钟端子CLK。该串行存储器201不具有进位端子。复位端子RESET与存储器测试器202及地址计数器211相连，数据输出端子DOUT与存储器测试器202及输出电路213相连，测试端子TEST与存储器测试器202及输出电路212相连，时钟端子CLK与存储器测试器202及地址计数器211相连，输出电路213与地址计数器211及存储阵列212相连。第一与第二实施例的不同在于进位信号CARRY与数据信号DATA由输出电路213选择并从公共数据输出端子DOUT输出。
第二优选实施例的操作与图1的第一实施例基本相同。地址计数器211响应复位信号复位为0，并与时钟同步地每次增量1，然后比较实际计数值与预先计算的参考值以判定地址计数器211是否正常工作。第二实施例中，开始测试地址计数器211时从存储器测试器202向串行存储器201的测试端子TEST传输低电平信号以“禁止”(disable)输出电路213。输出电路213响应测试信号执行切换操作以允许进位信号CARRY从数据输出端子DOUT输出。即在对存储器测试器进行测试期间从数据输出端子DOUT输出进位信号CARRY。
当不对地址计数器211进行测试时，通过数据输出端子DOUT向存储器测试器202提供存储阵列212输出的数据(DATA)。在第二实施例中，在测试期间输出的进位信号CARRY及在非测试时输出的数据(DATA)通过同一个端子DOUT传输。结果，串行存储器201的总端子数减少了。
图6示出了根据本发明的第三实施例的串行存储器301及存储器测试器302。串行存储器包括地址计数器311，存储阵列312，输出电路313及地址寄存器314。串行存储器301还包括复位端子RESET，预置端子PRESET，数据输出端子DOUT，测试端子TEST及时钟端子CLK。串行存储器301不具有进位端子。复位端子RESET与存储器测试器302及地址寄存器314相连，预置端子PRESET与存储器测试器302及地址寄存器314相连，数据输出端子DOUT与存储器测试器302及输出电路313相连，测试端子TEST与存储器测试器302及输出电路313相连，时钟端子CLK与存储器测试器302及地址计数器311相连，输出电路313与地址计数器311及存储阵列312相连。
第三实施例的基本操作与图1及图5的第一实施例和第二实施例基本相同。地址计数器311(包括地址寄存器314)响应复位信号复位为0，并且与时钟同步地每次增量1，然后将实际时钟计数值与预先计算的参考值进行比较以判定地址计数器311是否工作正常，其中实际计数值计数到产生进位信号(CARRY)为止。
在第三实施例中，地址计数器被预置为非0的值，存储器测试器302向串行存储器301的预置端子PRESET提供一初始地址，将初始地址保存在地址寄存器314中，地址计数器311与时钟(CLK)同步地从由地址寄存器314所提供的初始地址开始增量。
例如，向地址寄存器314的A9-A0地址提供信号“1100000000”，地址计数器311的地址A9-A0被预置为“1100000000”。存储器测试器303对从值“11000,00000”开始直到从地址计数器311输出进位信号(CARRY)的时钟数(256)进行计算，存储器测试器302将预先计算的参考值与实际计数值进行比较。
若实际计数值与预先计算的参考值相等，则判定在计数器被预置直到输出进位信号(CARRY)这段时间里地址计数器工作正常。否则，若实际计数值与预先计算的参考值不相同，则判定地址计数器工作异常。
根据第三实施例，存储器测试器302被设计成使用地址寄存器314预置地址计数器311从而也可以监测预置电路。
如上所述，根据本发明的用于测试计数器及串行存储器的方法具有如下优点不需对存储器执行读/写过程计数器就可以在短时间内很容易地得到测试。而且，由于不对存储阵列执行读操作或写操作，检测源可以清楚地从计数器的测试中找到。
尽管上述每个实施例都是根据与串行存储器(101，102及103)外部相连的存储器测试器(102，202及302)所提供的信号来测试存储计数器(111，211及311)，存储器测试器(102，202及302)电路也可以与串行存储器(101，201及301)做在一个芯片上。在上述实施例中，测试的是包括在串行存储器(101，201及301)上的地址计数器(111，211及311)，但是，本发明也可以用于其它种类的设备中，这种设备包括输出进位信号(CARRY)的地址计数器。存储器测试器(102，202和302)可以用硬件实现也可以用如存放在ROM中的软件来实现。
可以理解，在本发明所附权利要求书的意义及范围内本发明的以上描述可以有多种修改变化及适应变换。
权利要求
1.一种测试与时钟同步工作的计数器的方法，包括步骤将计数器设置为预定初始值；响应时钟增量计数器；对时钟进行计数直到从计数器输出进位以提供一个实际计数值；将实际计数值与预先计算的参考值进行比较；及根据比较结果判断计数器是否正常工作。
2.权利要求1所述的方法，其中参考值是通过如下方式获得的，即预先计算从初始值直到从计数器输出进位时的时钟数。
3.一种测试计数器的装置，其随时钟增量并且当计数器溢出时输出进位，包括复位电路，用于将计数器复位为一预定初始值；计数器电路，其响应于时钟对时钟进行计数直到从计数器输出进位以提供一个实际计数值；及比较器，用于将实际计数器与预先计算的参考值进行比较，其中根据比较结果判断计数器是否正常工作。
4.一种与时钟同步操作的串行存储器，包括存储阵列，用于存储预定数据；地址计数器，其随时钟而增量并且当其溢出时输出进位；及输出电路，其选择性地输出存储阵列供给的数据及地址计数器供给的进位，其中，输出电路在地址计数器的测试没有执行时选择数据，在地址计数器的测试执行时选择进位。
5.权利要求4所述的串行存储器，还包括与输出电路相连的进位输出端子以输出进位；及与输出电路相连的数据输出端子以输出数据。
6.权利要求5所述的串行存储器，还包括将测试信号供给输出电路的测试端子，测试信号表示需要对地址计数器进行测试，其中输出电路响应于测试信号输出数据或进位。
7.权利要求4所述的串行存储器，还包括生地输出进位和数据的单个输出端子。
8.权利要求4所述的串行存储器，还包括将地址计数器预置为所希望的初始值的地址寄存器。
9.串行存储器与测试器的组合，其中与时钟同步操作的串行存储器包括(1)存储预定数据的存储阵列；(2)随时钟增量并且当其溢出时输出进位的地址计数器；及(3)选择性地输出存储阵列所提供的数据及地址计数器所提供的进位的输出电路，其中输出计数器在地址计数器的测试没有执行时选择数据，在地址计数器的测试执行时选择进位，测试器包括(1)复位电路，用于将地址计数器复位为一预定初始值；(2)计数器电路，用于响应时钟对时钟进行计数直到地址计数器输出进位以提供一个实际计数值；及(3)比较器，用于将实际计数值与预先计算的参考值进行比较，其中根据比较结果判断地址计数器是否正常工作。
10.权利要求9所述的组合，其中串行存储器还包括与输出电路相连的进位输出端子以输出进位；及与输出电路相连的数据输出端子以输出数据。
11.权利要求9所述的组合，其中串行存储器还包括向输出电路提供测试信号的测试端子，测试信号表示需要测试地址计数器，其中输出电路响应测试信号选择数据或进位。
12.权利要求9所述的组合，其中串行存储器还包括选择性地输出进位或数据的单个输出端子。
13.权利要求9所述的组合，其中串行存储器还包括将地址计数器预置为所希望的初始值的地址寄存器。
全文摘要
在测试计数器的方法中,首先将计数器置为预定初始值,接着响应时钟增量计数器。对时钟进行计数直到计数器输出进位以提供实际计数值。将实际计数值与预先计算的参考值进行比较,然后根据比较结果判断计数器是否工作正常。
文档编号G01R31/3185GK1181662SQ9712155
公开日1998年5月13日 申请日期1997年10月29日 优先权日1996年10月31日
发明者岩切逸郎 申请人:冲电气工业株式会社