专利名称：存储部件上的串行存在检测功能的制作方法
技术领域：
本发明总体上涉及使用串行存在检测(SPD)机制的存储模块，更特别地，涉及在存储部件内集成SPD功能。
背景技术：
一般地存储模块是指在单一印刷电路板(PCB)上的存储器件的组件。许多类型的存储模块服从于指定PCB和连接器的各种电气属性以及特定物理尺寸(称为波形因数)的标准。该标准也指定各种电气特征，比如连接器上的引脚数、特定插脚引线(什么信号被发送给每个引脚)、各种电压电平、存储器配置、操作速度等。各种存储模块的特性可以在大范围内变化。例如，传统单列直插存储模块(SIMM)典型地允许同时传送32位数据，而传统的双列直插存储模块(DIMM)典型地允许同时传送64位数据。
为了减少成本和加快投入市场的时间，通常希望将新存储器技术结合到现有的存储模块波形因数中而不是开发(或开发前)新存储模块波形因数。不幸的是，在模块最初设计时，很难预见该模块可以被要求支持的所有可能的存储技术(包括那些还没有开发出的)。为了适应新存储技术，一些存储模块标准要求串行存在检测(SPD)方案，其中各种特征信息以及存储模块支持的特定存储技术的属性被存储在存储模块上，典型地在单独的存储部件内。
例如，图1说明了具有多个存储器件110和单独的SPD(存储器)部件120的一种示例性传统存储模块100。该SPD部件120可以包括一组参数，该组参数限定了模块100可以怎样被访问以从存储器件110读取数据/将数据写入该存储器件110。例如，这些参数可以包括访问速度、存储大小、配置以及制造商数据，如同在电子器件工程联合会(Joint Electron Device EngineeringCouncil)(JEDEC)标准No.21-C(4.12节串行存在检测标准，一般标准)中指定的，其在此被并入作为参考。
在SPD部件120内的数据可以通过例如将SPD部件120的多个控制引脚连接到连接器130的导电“手指(finger)”132的串行接口线122被访问。例如，当计算机系统在加电(引导)被初始化时，存储在SPD部件120内的信息可以被基本输入/输出系统(BIOS)查询以确定模块100的大小、数据宽度、速度和电压要求。BIOS可以使用该信息正确地配置该存储器使其具有最大的可靠性和性能。如果存储模块没有SPD部件120，则计算机不能引导或BIOS可以被配置以假定这些参数的默认值，这可能引起存储模块的问题(例如，次最佳性能)。
该说明的SPD方案可以允许各种不同的存储技术被结合到标准波形因数内。例如，可能不同的存储器件的不同设置(例如不同数据宽度)可以被组装到相同的波形因数上，且每个不同设置具有写入在它的SPD部件120内的不同的SPD数据以确定它的操作参数。然而，该方案有许多缺陷。作为实例，SPD部件120的加入增加了PCB空间并增加了模块100的总成本。此外，由于它代表了必须备有的另一部分，因此SPD部件120的加入导致额外的库存总开销(inventory overhead)。相应地，需要改进存储和读取存储模块参数的技术(例如，改进的SPD方案)。
发明内容
本发明的实施例一般地提供访问串行存在检测数据的方法和装置。
一个实施例提供通常包括印刷电路板、耦接到或与该印刷电路板集成在一起的连接器以及安装在印刷电路板上的多个存储器件的存储模块。至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件，并且进一步地包括与用于提供访问存储在非易失性存储元件内的串行存在检测数据的连接器电耦接的串行接口控制引脚。
另一实施例提供通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的控制电路、以及用于存储串行存在检测数据的非易失性存储元件的存储器件。该存储器件还包括用于通过一组控制引脚提供串行访问存储在非易失性存储元件内的串行存在检测数据的串行接口逻辑。
另一实施例提供一种动态随机存取存储器(DRAM)器件，其通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的控制电路、用于存储串行存在检测数据的电可编程熔丝、以及用于通过一组控制引脚提供串行访问存储在电可编程熔丝内的串行存在检测数据的串行接口逻辑。
另一实施例提供一种存储器件，其通常包括一个或多个存储阵列、用于在一组数据引脚和该存储阵列之间并行地交换数据的装置、用于存储串行存在检测数据的非易失性存储装置、以及用于通过一组控制引脚提供串行访问存储在非易失性存储装置内的串行存在检测数据的装置。
另一实施例提供用于提供访问存储模块的串行存在检测数据的方法。该方法一般地包括在该存储模块的印刷电路板上安装多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件，以及将至少一个存储器件的串行接口控制引脚与存储模块的连接器电耦接以提供访问存储在非易失性存储元件内的串行存在检测数据。
参考实施例可以获得能够详细地理解本发明的上述特征的方式、本发明的更具体的说明、以上的简要概述。但是要注意，由于该发明可以容许其它等效实施例，附图仅说明了该发明的典型实施例，并因此不应被认为是对其范围的限制。
图1说明了根据现有技术使用串行存在检测(SPD)方案的示例性存储模块；图2说明了根据本发明的一个实施例使用SPD方案的示例性存储模块；图3说明了根据本发明的一个实施例结合SPD功能的示例性动态随机存取存储器(DRAM)器件；图4说明了根据本发明的一个实施例装配存储模块的示例性操作；以及图5说明了根据本发明的一个实施例使用SPD方案的另一示例性存储模块。
具体实施例方式
本发明的实施例一般地提供将串行存在检测(SPD)功能集成在存储器件内的方法和装置。对于一些实施例，存储器件包括非易失性存储元件，比如电可编程熔丝(e熔丝)以存储SPD数据。这些存储元件可以以与传统分离SPD部件相似的方式被轮询(例如通过串行接口)，因此，使得SPD功能在存储器件中的集成对于外部设备是透明的。在一个实施例中，对分离SPD部件的需要被消除，因此PCB大小、存储模块的总成本以及库存总开销都可以被减小。
为了便于理解，下面描述的实施例可以参考包括DRAM器件的双列直插存储模块(DIMM)，作为其中在此描述的SPD方案可被有利使用的一类存储模块的具体性但并不是限制性的例子。但是，本领域技术人员可以理解，这些技术可以被应用在宽范围的使用许多不同类型存储器件的存储模块中。进一步地，虽然实施例可以参考将SPD数据存储在e熔丝内来进行描述，但SPD数据也可以存储在各种其它类型的非易失性存储元件内。
示例性存储模块图2说明了根据本发明的实施例具有结合SPD功能的存储器件2101-N的示例性存储模块200。由于仅为了说明目的，存储器件2101-N显示为DRAM器件。如同本领域中所公知的，N的值可以取决于存储模块200的特定配置，以及特定器件2101-N的配置。
如所示，每个器件210可以包括内部SPD逻辑220，因此消除了对分离SPD部件的需要。对于一些实施例，一个或多个存储器件2101-N可以不包括SPD逻辑220。然而，通过消除对备有分离器件的需要，在每个器件中包括SPD逻辑220可以简化设计并减小库存总开销(即，一些器件具有SPD逻辑220以及其它器件不具有)。进一步地，取决于特定实施例，描述存储模块200的实际SPD数据可以被存储在包括在仅仅一个、仅仅一些或所有存储器件210内的SPD逻辑220内。相应地，仅仅一个、仅仅一些或所有存储器件210的该SPD逻辑220可以需要被访问以检索该SPD数据。
存储在存储器件210的SPD逻辑220内的数据可以通过例如将存储器件210N的多个控制引脚212耦接到连接器230的导电手指232的串行接口线222被访问。控制引脚212可以被用来实现任何类型的标准串行协议(例如，I2C、SPI等)或所有者协议并典型地包括时钟线(SCK)、至少一个数据线(SDA)。在一些情况下，串行接口线222可以包括一个或多个例如用于确定特定存储模块的地址线(例如，从系统或主板内的多个模块中)。作为替换，地址信息可以通过数据线被传送(例如，作为数据的首先几位)。
在一些情况下，传统器件的先前没有使用的引脚(例如，显示在图1中的存储器件110的没有使用的引脚112)可以被用来作为控制引脚212，因此允许实现SPD功能而不需要增加存储器件210的总引脚数。在所示实例中，仅仅一个存储器件210N的SPD部件220是可访问的，并且其它器件2101-210N-1的控制引脚212被显示为没有被连接(N/C)。为了减小串行接口线222的布线长度，其控制线212被连接的存储器件210可以是物理上最接近用于串行接口的相应的连接器手指232的存储器件。
在一些情况下，SPD逻辑220可以被配置来仿效传统的(即，分离的)SPD部件。换言之，包含在SPD逻辑220内的SPD数据的使用的串行协议和内容以及设置可以与传统SPD部件内的相同。结果，外部设备可以如同访问传统的分离SPD部件120那样访问SPD逻辑220，允许使用现有的机制(例如，CPU可以使用现有的BIOS代码轮询该SPD逻辑220)。在一些情况下，该SPD逻辑220可以符合标准，比如用于SPD的JEDEC标准(见先前引用的JEDEC标准No.21-C)。
示例性存储器件图3是说明了根据一个实施例用来实现SPD逻辑320的示例性部件的示例性DRAM器件310的框图。如所示，DRAM器件310的其它(非SPD)部件可以用传统方式操作。
例如，该器件310可以包括命令解码器330以接收一组控制信号以访问(例如，读、写或刷新)存储在存储阵列340中由一组地址信号指定的位置处的数据。地址信号可以通过寻址逻辑350被锁存并且被转换成用来访问阵列340中的单个单元的行地址信号(RA)以及列地址信号(CA)。从阵列340中读出以及写入到阵列340中的被表示为数据信号(DQ<N:O>)的数据可以在外部数据垫(pad)和阵列340之间通过I/O缓冲逻辑360被传送。
在一些情况下，为了优化布局和信号发送效率，阵列340可以围绕中央隆起区342设置。为了保存空间，对于一些实施例，SPD逻辑320的部件以及相应的信号轨迹可以物理地定位在隆起区342内。如前所述，为了避免增加引脚数，该SPD逻辑320可以使用另外未被电连接的封装引脚。作为例子，一些标准DRAM封装(例如，1G位DDR2芯片封装)，包括没有被电连接的四个未使用的支持引脚(设置在封装的末端以提供结构支持的隔离引脚)。对于一些实施例，这样的引脚可以被用作控制引脚并且因此可以被电连接至SPD逻辑320的串行接口逻辑326。当然，也可以考虑增加用于SPD逻辑320的另外的引脚。
为了存储指示具有多个器件310的存储模块如何操作的参数(即，SPD数据)，该SPD逻辑320可以包括一组非易失性存储元件。例如，如图3所示，该SPD逻辑320可以包括一组电可编程熔丝324。这些熔丝324的内容324可以由外部设备(例如，GPU或存储器控制器)使用熔丝读出电路327读出，其可以包括任何合适的电路例如以便寻址/选择单个熔丝，锁存指示相应熔丝状态(例如，‘1’用于熔断，‘0’用于未熔断，或反之亦然)的值，以及提供这些值给串行接口326。
对于一些实施例，该SPD逻辑320也可以包括允许一个或多个熔丝324断开的熔丝断开电路325。该熔丝断开电路325可以包括任何适当的电路以改变单个熔丝状态来允许SPD数据(例如，通过串行接口326被写入的)存储在熔丝324中。对于一些实施例，一部分熔丝324可以被保留用于SPD数据，而剩余部分可以用于相对未被限制(“便签式存储器”)的使用。例如，较低的128位可以被保护(不允许写)并且被保留用于SPD数据，而剩余部分可以是可写的(虽然可写一次)。这可以允许制造商例如在该未被限制的区域中存储诊断数据，比如与检测的失败等有关的信息。该信息可以在稍后被读出以帮助诊断问题。当存储模块(或其上的存储器件)的初始发布(即“BETA版本”)正在被评估时该方法特别有用。
对于一些实施例，SPD熔丝324可以与用于各种其它目的的其它熔丝组(未示出)包括在一起以影响DRAM器件310的操作，比如冗余/修理、调节电压电平、调整定时等。进一步地，对于一些实施例，其它类型的非易失性存储元件可以被用来存储SPD数据，比如EEPROM、快闪存储器或激光切割熔丝。
图4是根据本发明的实施例可以执行以装配包括一组具有集成SPD功能的存储器件的存储模块的示例性操作的流程图。在步骤402，通过提供具有可通过串行接口访问的SPD存储元件的存储器件，该操作开始。在步骤404，SPD数据被存储在至少其中一个所述器件中。在步骤406，存储器件被组装在存储模块PCB上，并且所述存储器件中的一个或多个的串行接口线被耦接到该存储模块的连接器。
显示在图4中的特定操作以及它们被示出的顺序，仅是示例性的并可在不同的实施例中改变。例如，对于一些实施例，SPD数据可以在被组装在存储模块PCB上之前被写入一个或多个存储器件。但是，在组装后写入SPD数据可以提供更多灵活性，例如，允许SPD数据“正好及时”地被确定或写入。
在一些情况下，通过提供访问一个以上的存储器件的SPD逻辑也可以提供灵活性。例如，如图5所示，存储模块500可以包括布线至每个存储器件510的(串行接口)控制引脚512的公共串行接口线522。结果，可以在一个以上的存储器件510中访问SPD逻辑520。例如，在一个存储器件510的(只写)SPD存储元件已经被断开后，由于任何原因需要更新存储模块的SPD数据的情况下，这是有优势的。
但是，对于一些实施例，可以期望一次只访问一个存储器件510的SPD逻辑520，例如，以简化逻辑并避免争用。因此，在存储模块500和/或每个存储器件510上可以提供一些机制，以允许任何时候只访问单个存储器件的SPD逻辑520。这样的机制可以允许停用包括无效的(陈旧的或过时的)SPD数据的存储器件510的SPD逻辑520的串行接口。接下来有效的SPD数据可以存储在不同的存储器件510的SPD逻辑520内。
可以使用多种这样的机制以选择单个存储器件的SPD逻辑520。例如，对于一个实施例，物理跳线可以被用来将选择的存储器件510的控制引脚512连接到公共串行接口线522。对于另一实施例，熔丝方案可以被利用，由此主熔丝被用来启动/停用每个器件510的串行接口。例如，断开第一个这样的熔丝可以启动选择的器件510的串行接口逻辑，而断开第二个这样的熔丝可以停用该串行接口逻辑。结果，串行接口逻辑可以被启动一次(通过断开第一熔丝)，SPD数据被写入相应SPD逻辑520的存储元件，并且随后被停用(通过断开第二熔丝)，如果该SPD数据变得陈旧的话。
通过在存储模块的存储器件内结合SPD功能，可以消除对分离SPD部件的需要。结果，存储模块的总成本可以被减小。
虽然前述目的在于本发明的实施例，但在不脱离本发明的基本范围的情况下本发明的其它以及另外的实施例可以被设计，并且本发明的范围由下面的权利要求来确定。
权利要求
1.一种存储模块，包括印刷电路板；耦接到或与该印刷电路板集成的连接器；以及安装在该印刷电路板上的多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件以及与该连接器电耦接用于提供访问存储在所述非易失性存储元件内的该串行存在检测数据的串行接口控制引脚。
2.如权利要求1的存储模块，其中所述非易失性存储元件包括熔丝。
3.如权利要求2的存储模块，其中所述非易失性存储元件包括电可编程熔丝。
4.如权利要求1的存储模块，其中一个以上的存储器件包括用于存储该串行存在检测数据的非易失性存储元件以及串行接口控制引脚。
5.如权利要求4的存储模块，其中只有其中一个存储器件的串行接口控制引脚电耦接到该连接器。
6.如权利要求1的存储模块，其中在存储器件已经被安装到该印刷电路板之后至少其中一个存储器件的非易失性存储元件是可写的。
7.一种存储器件，包括一个或多个存储阵列；用于在一组数据引脚和所述存储阵列之间并行地交换数据的控制电路；用于存储串行存在检测数据的非易失性存储元件；以及用于通过一组控制引脚提供串行访问存储在非易失性存储元件内的串行存在检测数据的串行接口逻辑。
8.如权利要求7的存储器件，其中隆起区形成在该一个或多个存储阵列之间；以及所述非易失性存储元件位于该隆起区内。
9.如权利要求7的存储器件，其中所述非易失性存储元件包括电可编程熔丝。
10.如权利要求7的存储器件，其中所述控制引脚位于由没有电连接到存储器件的一个或多个先前型式内的逻辑电路的引脚先前占据的引脚位置处。
11.如权利要求7的存储器件，进一步包括用于启动和/或停用该串行接口逻辑的一个或多个熔丝元件。
12.一种动态随机存取存储器(DRAM)器件，包括一个或多个存储阵列；用于在一组数据引脚和所述存储阵列之间并行地交换数据的控制电路；用于存储串行存在检测数据的电可编程熔丝；以及用于通过一组控制引脚提供串行访问存储在电可编程熔丝内的串行存在检测数据的串行接口逻辑。
13.如权利要求12的DRAM器件，其中隆起区形成在该一个或多个存储阵列之间；以及所述电可编程熔丝位于该隆起区内。
14.如权利要求12的DRAM器件，其中所述控制引脚位于由没有电连接到DRAM器件的一个或多个先前型式内的逻辑电路的引脚先前占据的引脚位置处。
15.如权利要求12的DRAM器件，其中根据与串行存在检测数据相关的电子器件工程联合会(JEDEC)标准，该串行接口逻辑提供对串行存在检测数据的访问。
16.一种存储器件，包括一个或多个存储阵列；用于在一组数据引脚和所述存储阵列之间并行地交换数据的装置；用于存储串行存在检测数据的装置；以及用于通过一组控制引脚提供串行访问存储在用于存储的所述装置内的串行存在检测数据的装置。
17.如权利要求16的存储器件，其中所述控制引脚位于由没有电连接到存储器件的一个或多个先前型式内的逻辑电路的引脚先前占据的引脚位置处。
18.如权利要求16的存储器件，进一步包括用于启动和/或停用该串行接口装置的装置。
19.一种提供访问存储模块的串行存在检测数据的方法，包括在该存储模块的印刷电路板上安装多个存储器件，其中至少其中一个存储器件包括用于存储指示与该存储模块的操作相关的一个或多个参数的串行存在检测数据的非易失性存储元件；以及将至少一个存储器件的串行接口控制引脚与存储模块的连接器电耦接以提供访问存储在其非易失性存储元件内的串行存在检测数据。
20.如权利要求19的方法，其中将至少一个存储器件的串行接口控制引脚与存储模块的连接器电耦接包括通过公用的串行接口线组将多个存储器件的串行接口控制引脚与该连接器电耦接。
21.如权利要求19的方法，其中安装在该印刷上的一个以上的该多个存储器件包括用于存储串行存在检测数据的非易失性存储元件；以及将至少一个存储器件的串行接口控制引脚与该连接器电耦接包括将仅一个存储器件的串行接口控制引脚与该连接器电耦接。
22.如权利要求19的方法，进一步包括在将存储器件安装在该存储模块上后将第一组串行存在检测数据存储在第一存储器件的非易失性存储元件内。
23.如权利要求22的方法，进一步包括在将第一组串行存在检测数据存储在第一存储器件的非易失性存储元件内后将第二组串行存在检测数据存储在第二存储器件的非易失性存储元件内。
全文摘要
提供用于访问串行存在检测数据的方法和装置。对于一些实施例，串行存在检测逻辑被结合在存储器件内，消除了对分离的串行存在检测部件的需要。
文档编号G11C29/32GK1983453SQ20061017190
公开日2007年6月20日 申请日期2006年9月15日 优先权日2005年9月15日
发明者K·尼尔勒, M·弗森 申请人:奇梦达股份公司