专利名称：磁性传感器的制作方法
技术领域：
本发明涉及到磁性传感器。
磁性传感器主要用作计算机中的记录装置的硬盘驱动器的磁头。常规的硬盘驱动器磁头借助于线圈中产生的感应电流来检测磁场。但由于最近对更高的记录密度和更高的速度的要求，直接检测磁场的磁性传感器本身已经开始被用于磁头中。由于硬盘驱动器的更高的记录密度，1位的记录面积的减小导致产生的磁场更小。于是，希望有更小并能够检测外部磁场小的变化的磁性传感器。
目前广泛使用的磁头是利用磁阻效应(以下称为“MR效应”)的磁性传感器。MR效应是当磁性材料的外部磁场方向和电流方向不同时，磁阻根据外部磁场的强度变化。利用MR效应的磁头极大地改善了记录密度。然而，对记录密度的进一步改善有强烈的需求，从而出现了使用利用巨磁阻效应(以下称为“GMR效应”)的磁头的趋势，这涉及到比MR效应更大的磁阻变化，并有望在最新一代磁头中提供甚至更好的记录密度。
此磁头使用自旋阀GMR。这是一个大约7％的MR比率，并被认为能够应用于高达每平方英寸10-20千兆位的记录密度。
但最近硬盘驱动器记录密度的改善是急剧的，并已经确定2002年的记录密度目标是每平方英寸40千兆位。对于这一水平的记录密度，MR比率必须至少为10％。记录位尺寸的磁道宽度将为0.3微米或更小，而位长将为0.07微米或更小。因此，希望GMR膜的厚度不大于0.07微米(700埃)，并假设上下磁屏蔽的绝缘层的厚度为200埃，必须不大于0.03微米(300埃)。
具有多层结构的GMR膜有望被用来满足这一要求。在多层GMR膜中，对于给出最大MR比率(30-50％)的第一峰值，改变磁阻所需的外部磁场高达几千奥斯特或更高。另一方面，第二峰值中的MR比率为10-20％，但改变磁阻所需的外部磁场低达大约100奥斯特，以致被认为适合于用在磁头中。
而且，已知在室温下，当电流垂直于膜表面流动(CPP，垂直于平面的电流)时，比之电流平行于膜表面流动(CIP，电流沿平面)时，多层GMR膜具有大约2倍的MR比率。在这种情况下，元件结构通常如
图1所示。此元件以比较小的元件截面积而具有更大的磁阻和更大的磁阻变化程度。亦即，虽然它提供了适合于窄磁道宽度的优点，但其缺点包括由上下元件层造成的更大的厚度以及制作绝缘层和元件时更大的困难(必须更高的对准精度)。
本发明的目的是借助于提供易于制造的和紧凑的并具有高的磁阻变化程度的磁性传感器而克服现有技术的这些问题。
为了达到此目的，本发明提供了一种利用GMR效应的磁性传感器，其中具有接触孔的绝缘层被制作在下端子层上，其上在包括整个接触孔和至少环绕绝缘层的区域上制作GMR层，并在其上制作上端子层。
根据本发明的另一种情况，上端子层和下端子层同时提供磁屏蔽层功能。
图1是常规磁性传感器的元件结构的实施例的示意剖面图。
图2是根据本发明的磁性传感器的元件结构的实施例的示意剖面图。
图3是根据本发明的磁性传感器的元件结构的另一实施例的示意剖面图。
图4是常规磁性传感器的制造工艺的说明。
图5是根据本发明的磁性传感器的制造工艺的说明。
图6示出了作为本发明的例子得到的磁性传感器的GMR直径与MR比率之间的关系。
图7示出了作为本发明的例子得到的磁性传感器的GMR直径与饱和外磁场之间的关系。
图8示出了作为本发明的例子得到的磁性传感器的GMR直径与灵敏度之间的关系。
在本发明的磁性传感器中，GMR层最好具有由CoFe/Cu或Co/Cu组成的多层膜结构。绝缘层可以例如是SiO2。
图2示出了根据本发明的磁性传感器的元件结构。此元件包含下端子层11、绝缘层12、GMR层13和上端子层14。此处，下端子层和上端子层由例如Cu膜制成。
在具有图3所示元件结构的磁性传感器中，下端子层11′和上端子层14′二者还起磁屏蔽层的作用。下端子层和上端子层可以由例如NiFe膜组成。利用这种构造，有可能使磁屏蔽之间的距离等效于GMR层的厚度，从而急剧地减小磁屏蔽之间的距离。
对于具有图2或图3所示元件结构的磁性传感器的制造，例如，首先如图5所示在Si衬底(未示出)上制作下端子层11，并在其上制作抗蚀剂图形之后，将其研磨成下端子形状。接着，在其上制作绝缘层12，制作抗蚀剂图形，并再次执行研磨以形成接触孔，然后制作GMR层13。然后在其上制作上端子层14，并形成另一个抗蚀剂图形，用来研磨成上端子形状。
另一方面，对于具有图1所示元件结构的磁性传感器的制造，按图4所示顺序，下端子层1、GMR层3和覆盖层5被制作在Si衬底(未示出)上，然后在其上制作抗蚀剂图形，在这些层上执行研磨以形成所需的形状，再在其上制作绝缘层2。然后制作抗蚀剂图形并研磨以形成接触孔。在其上制作抗蚀剂图形，再在剥离之前制作上端子层4。
因此，在常规磁性传感器中，制造工艺在二个研磨步骤之后已经需要制作绝缘层，然后是制作接触孔的研磨步骤。因此，为了形成抗蚀剂图形，需要极高的对准精度。但对于根据本发明的磁性传感器的制造，GMR层和上端子层在制作接触孔之后制作，而抗蚀剂图形制作和研磨在之后进行，致使不需要高精度对准。
用常规的磁性传感器，在制作GMR层之后进行了3次研磨，这对于GMR层造成了很大的加工损伤危险；但本发明的磁性传感器在制作GMR层之后仅仅需要一次研磨操作，因而加工损伤的危险被有利地降低了。
如上所述，本发明的磁性传感器提供了更容易制造的优点，还具有紧凑并使接触孔能够减小尺寸的额外优点，于是得到了更大的磁阻变化。
而且，本发明的磁性传感器提供了即使在GMR直径比较小时仍然不容易降低灵敏度的另一个优点。这是由于本发明的磁性传感器不很受去磁场的影响，因而即使当GMR的直径小时，饱和外磁场(Hs)也不增大。
下面用举例的方法来更详细地解释本发明。
例1在图5所述的工艺之后，用磁控溅射装置来制作5000埃的Cu膜作为Si衬底上的下端子层，用旋涂方法对其涂敷抗蚀剂，并曝光显影以形成抗蚀剂图形，再用氩离子进行研磨，以形成下端子形状。然后用CVD装置来制作500埃的TEOS-SiO2膜作为绝缘层，再以与上面相同的方法进行抗蚀剂图形制作和研磨，以形成直径为1微米的接触孔。接着，磁控溅射装置被用来制作50埃的CoFe/[11埃的CoFe/22埃的Cu]×10的膜作为多层结构GMR层，然后制作2000埃的Cu膜作为上端子层，以与上面相同的方法制作抗蚀剂图形，并执行研磨以形成下端子形状。这就得到具有图2所示元件结构的磁性传感器。
比较例1在图4所述的工艺之后，进行与例1相同的过程来制作5000埃的Cu膜作为下端子层、50埃的CoFe/[11埃的CoFe/22埃的Cu]×10的膜作为GMR层、以及2000埃的Cu膜作为覆盖层，然后执行2次研磨，以形成所需形状的下端子层和GMR层(直径为2微米)。在其上制作500埃的TEOS-SiO2绝缘膜，并在制作抗蚀剂图形之后，执行研磨以形成接触孔(直径为1.6微米)。在形成剥离抗蚀剂图形之后，制作1000埃的Cu膜作为上端子层，并剥离抗蚀剂图形，以得到具有图1所示元件结构的磁性传感器。
上述例1和比较例1中得到的样品，被用来用直流4端子方法测量外加磁场为±200奥斯特时的MR曲线和MR比率。例1的元件的包括连续性缺陷的缺陷比率小于10％，但比较例1的元件的超过50％。而且，例1的元件的MR比率为34％，而比较例1的元件的为12％。这是由于比较例1的元件中的GM层上方和下方的Cu层的磁阻构成了部分元件磁阻。
例2重复例1的过程，但对于此例，制作10000埃的NiFe膜代替5000埃的Cu膜作为下端子层以及10000埃的NiFe膜代替2000埃的Cu膜作为上端子层，以便得到样品1。用普通的电镀薄膜制作方法来制作NiFe层。在此样品中，比之用例1中借助于制作溅射膜得到的Cu层，NiFe层的表面更粗糙。
样品1的缺陷比率为23％,MR比率为32％。此样品具有高的缺陷比率，但相信这是用电镀薄膜制作方法形成的NiFe层的粗糙表面的结果，它倾向于导致与GMR层的接触缺陷。
于是，为了降低NiFe层表面的粗糙度，使用磁控溅射装置来制作NiFe下端子层与GMR层之间以及NiFe上端子层与GMR层之间的100埃的Cu层。
样品2的缺陷比率为9％,MR比率为35％。借助于这样制作上下端子层与GMR层之间的Cu溅射层，改善了缺陷比率，并有可能得到图3所示的具有提供磁屏蔽功能的上下端子层的元件结构的磁性传感器。
例3重复例1的过程，但在此情况下改变了接触孔的直径，以便得到具有图2所示元件结构的GMR直径不同的磁性传感器。
此样品被用来用直流4端子方法测量外加磁场为±500奥斯特时的MR曲线、MR比率、以及饱和外加磁场(Hs)和灵敏度。图6、7和8示出了MR比率、Hs和灵敏度(MR比率/Hs)中得到的变化。
这些图示出了本发明的磁性传感器即使具有小的GMR直径(在这种情况下相当于接触孔直径)，实际上也不呈现Hs变化，但由于比较小的GMR直径导致大得多的MR比率，故灵敏度也大大得到了改善。
本发明能够提供容易制造的紧凑的并允许高精度测量磁阻变化的磁性传感器，因而从工业观点看是极为有用的。
权利要求
1．一种利用巨磁阻(GMR)效应的磁性传感器，其中具有接触孔的绝缘层被制作在下端子层上，其上在包括整个接触孔和至少环绕绝缘层的区域上制作有GMR层，并在其上制作有上端子层。
2．根据权利要求1的磁性传感器，其中所述上端子层和下端子层还提供磁屏蔽层的功能。
3．根据权利要求1或2的磁性传感器，其中的GMR层具有多层结构。
4．根据权利要求3的磁性传感器，其中的GMR层具有CoFe/Cu或Co/Cu多层结构。
5．根据权利要求2的磁性传感器，其中所述上端子层和下端子层由NiFe膜组成。
全文摘要
一种利用巨磁阻(GMR)的磁性传感器,它包含制作在下端子层上并具有接触孔的绝缘层;制作在包括整个接触孔和部分环绕接触孔的绝缘层的区域中的GMR层;以及上端子层。此传感器紧凑而易于制造,并具有大的磁阻变化比率。
文档编号G01R33/09GK1308758SQ99808398
公开日2001年8月15日 申请日期1999年6月14日 优先权日1998年7月8日
发明者濑山喜彦 申请人:富士通株式会社