：将采到的 泄流电流经接口插针输入到芯片AD8138,单端信号被转化为差分信号，然后输入到高速转 换芯片AD9238中，即可对输入信号进行A/D转换，单片机在写标志位WR控制下，将转换完 成的数据存储到FIFO寄存器中，当FIFO寄存器数据写满时，FIFO寄存器的写满标志位FF* 置〇,发出控制信号，一方面通过与非门控制芯片AD9238的使能端，停止A/D转换，另一方面 通知单片机调用中断程序，数据缓冲区的一切控制权力交给低速单片机控制，单片机通过 读标志位RD发出控制信号，读取FIFO寄存器中的数据，单片机调用寿命显示程序，使对应 数量发光二极管发光，显示寿命，评估sro老化程度。
[0016] 本发明的有益效果是：本发明的突出的实质性特点如下：
[0017] (1)在电子测量系统中，常常需要对高速信号进行采集与处理，且在很多领域对 数据采集与处理系统的精度要求还非常高，因此设计一个好的高速高精度采集系统尤为重 要。对于高速数据采集系统，人们通常选择用FPGA、DSP等高速器件来实现的方法，这与微 控单元（MCU)比起来其成本较高。其实，在有些系统中，并不要求对数据进行实时采集，这 时，用价格低廉的MCU即可实现。要检测的电涌保护器的泄流电流是在8 μ s或10 μ s时 达到最大值，对于电涌保护器中的数据采集装置，就只需要高速的AD采样芯片与较慢速的 MCU相连接即可。另外，电涌保护器通流能力与冲击次数的对应关系如下表所示：
[0018]
【主权项】
1. 电涌保护器中的数据采集装置，其特征在于：包括数据采集电路部分、数据缓冲 电路部分、单片机和寿命显示电路部分，其中数据采集电路部分主要包括接口插针、芯片 AD8138和芯片AD9238,数据缓冲电路部分主要包括FIFO寄存器和两个锁存器，寿命显示 电路部分主要包括发光二极管和电阻，单片机中存储有寿命显示程序和数据采集处理程 序；上述各部分之间的连接方式是：数据采集电路部分中接口插针连接芯片AD8138,芯片 AD8138再连接芯片AD9238,数据缓冲电路部分中FIFO寄存器连接锁存器，寿命显示电路部 分的发光二极管连接电阻，数据采集电路部分的芯片AD9238与数据缓冲电路部分的FIFO 寄存器相连接，数据缓冲电路部分的锁存器与单片机相连接，单片机再与寿命显示电路中 的发光二极管相连接；另外，泄涌电流通过接口插针进入数据采集电路部分。
2. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述FIFO寄存器 是芯片SN74V245 ;所述锁存器是芯片CD74HC574。
3. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述数据采集电 路的完整构成是：包括一个两针接口插针-P1、芯片AD8138-U1、芯片AD9238-U3、三输入通 道与非门SN74R)0D的一个输入通道-U2A、一个OD电阻-R1、两个IOyF电解电容C2和电 解电容C3和一个0.IyF电解电容Cl;P1的1引脚接Ul的1引脚，Pl的2引脚接芯片Ul 的8引脚，Ul的3引脚接+3V，Ul的2引脚接+IV，Ul的6引脚接-5V，Ul的4引脚接U3的 2引脚，Ul的5引脚接U3的3引脚，U3的1引脚、U3的4引脚、U3的13引脚和U3的16引 脚接模拟地ANGD，U3的5引脚接短接U3的59引脚并接+3. 3V，U3的12引脚、U3的17引 脚和U3的64引脚短接接+3. 3V，U3的8引脚接IOuF电解电容C3,电解电容C3的另一端接 地，U3的9引脚和U3的20引脚短接接模拟地ANGD，U3的28引脚、U3的40引脚和U3的53 引脚短接接地，U3的29引脚、U3的41引脚和U3的52引脚短接接+2. 5V，并且接两个并联 的滤波的电解电容Cl和电解电容C2的一端，两个并联的滤波的电解电容Cl和电解电容C2 的另一端接地，U3的44引脚、U3的45引脚、U3的46引脚、U3的47引脚、U3的48引脚、 U3的49引脚、U3的50引脚、U3的51引脚、U3的54引脚、U3的55引脚、U3的56引脚和 U3的57引脚接数据总线DATABUSA[0. . 11]，U3的63引脚接工作频率CLK，U3的60引脚接 U2A的输出端3引脚，U2A的1引脚接数据缓冲电路中U5的25引脚，U2A的2引脚、U2A的 14引脚短接接5V，U2A的7引脚接地，模拟地AGND和地之间接Rl。
4. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述数据缓冲电 路的完整构成是：包括FIFO寄存器芯片SN74V245-U5、锁存器芯片CD74HC574-U4、锁存器芯 片CD74HC574-U6、三输入通道与非门SN74R)0D的另一个输入通道-U2B和三输入通道与非 门SN74R)0D的第三个输入通道-U2C;其中U5的1引脚、U5的2引脚、U5的3引脚、U5的 4引脚、U5的35引脚、U5的40引脚、U5的46引脚、U5的51引脚、U5的55引脚、U5的58 引脚、U5的59引脚、U5的62引脚、U5的63引脚和U5的64引脚接地，U5的5引脚、U5的 6引脚、U5的7引脚、U5的8引脚、U5的9引脚、U5的10引脚、U5的11引脚、U5的12引 脚、U5的13引脚、U5的14引脚、U5的15引脚和U5的16引脚接数据采集电路中的U3的 数据总线DATABUSA[0. . 11]，U5的18引脚接工作频率CLK，U5的20引脚接U2B的输出端6 引脚，U2B的4引脚接U5的25引脚，U2B的5引脚接单片机的写标志位WR，U2B的7引脚接 地，U2B的14引脚接5V，U5的22引脚接+3. 3V，U5的28引脚接U4的2引脚，U5的29引 脚接U4的3引脚，U5的30引脚接地，U5的31引脚接U4的4引脚，U5的32引脚接U4的 5引脚，U5的33引脚、U5的43引脚、U5的49引脚和U5的56引脚接+5V，U5的34引脚接U4的6引脚，U5的36引脚接U4的7引脚，U5的37引脚接U4的8引脚，U5的38引脚接 U4的9引脚，U5的39引脚接U6的2引脚，U5的41引脚接U6的3引脚，U4的1引脚接地， U4的10引脚接地，U4的11引脚接工作频率CLK，U4的20引脚接+5V，U4的19引脚、U4的 18引脚、U4的17引脚、U4的16引脚、U4的15引脚、U4的14引脚、U4的13引脚和U4的 12引脚分别接数据总线DATABUSB[0. . 7]，U5的42引脚接U6的4引脚，U5的44引脚接U6 的5引脚，U5的60引脚接U2C的输出8引脚，U5的54引脚接U2C的输入9引脚，U2C的输 入端10引脚接单片机的单片机读标志位RD，U2C的7引脚接地，U2C的14引脚接5V，U6的 6引脚、U6的7引脚、U6的8引脚、U6的9引脚和U6的10引脚接地，U6的11引脚接工作 频率CLK，U6的20引脚接+5V，U6的19引脚、U6的18引脚、U6的17引脚和U6的16引脚 接数据总线DATABUSB[8. ? 11]，U6的15引脚、U6的14引脚、U6的13引脚和U6的15引脚 置高电平不接。
5. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述寿命显示电 路的构成是：包括三个100D的电阻R3、电阻R4和电阻R5,三个发光二极管D1、发光二极管 D2和发光二极管D3 ;电阻R3-端与发光二极光管Dl的负极连接，电阻R4-端与发光二极 光管D2的负极连接电阻R3,电阻R5 -端与发光二极光管D3的负极连接，电阻R3、电阻R4 和电阻R5的另端同时接地，发光二极光管D1、发光二极光管D2和发光二极光管D3的正极 分别与接单片机的相应输出端连接。
6. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述单片机中存 有的寿命显示程序的流程是：开始一初始化一检测到数据？一否，返回检测到数据？；是， 进位标志位置0-大于比较1?-否，三盏灯亮一结束；是，大于比较2?-否，二盏灯亮一 结束；是，一盏灯亮一结束，其中比较1的值为29H，比较2的值为19AH。
7. 根据权利要求1所述电涌保护器中的数据采集装置，其特征在于：所述单片机中存 有的数据采集处理程序的流程是：开始一初始化-检测一泄流电流？-否一返回-检测 -泄流电流？；-是一高速数据采集一数据缓冲区一寄存器写满？-否一返回高速数据采 集；-是一低速PIC-处理显示一重新返回-检测一泄流电流？。
【专利摘要】本发明电涌保护器中的数据采集装置，涉及用于限制过电流或过电压而不切断电路的紧急保护电路装置，包括数据采集电路部分、数据缓冲电路部分、单片机和寿命显示电路部分，其中数据采集电路部分主要包括接口插针、芯片AD8138和芯片AD9238，数据缓冲电路部分主要包括FIFO(即先入先出)寄存器和两个锁存器，寿命显示电路部分主要包括发光二极管和电阻，单片机中存储有寿命显示程序和数据采集处理程序；该装置克服了现有技术缺少专门针对SPD的数据采集装置和在线监测装置，同时以数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)为核心的控制芯片的成本较高的缺陷。
【IPC分类】G01R31-00, H02H9-00
【公开号】CN104793092
【申请号】CN201510246051
【发明人】李文华, 仇慧宝, 张林林, 赵靖英
【申请人】河北工业大学
【公开日】2015年7月22日
【申请日】2015年5月15日