理A/D芯片对中频信号采样产生的高速数据流的缺陷；FPGA作为整个雷达系统的主控芯片，既可以用于信号处理，也可以用于整机时序和发射机的控制，更是伺服系统的核心控制部分，使得整个雷达系统的设计更加紧凑。
[0019]5.采用FPGA中的IP核实现数字混频器、低通滤波器等功能，性能稳定，灵活性和可移植性强，也可以降低设计成本，节省调试时间。
[0020]
【附图说明】
[0021]图1是基于FPGA的船舶雷达数字化中频相参接收处理系统的总体框图。
[0022]图2是模数转换控制模块(ADC)框图。
[0023]图3是基于查表法的数控振荡器(NCO)模块框图。
[0024]图4是数字抽取模块框图。
[0025]
【具体实施方式】
[0026]为使本发明实现的技术方案、技术特征、达成目的与功效易于明白了解，下面结合【具体实施方式】，进一步阐述本发明。
[0027]基于FPGA的船舶雷达数字化中频相参接收处理系统包括中频放大模块和数字下变频模块两个部分。中频放大部分包括接收机前端输出的60MHz中频信号经过中放板将大动态范围的中频功率信号转变为-1.7V-+1.7V的电压变化送至16位ADC芯片(即A/D采样芯片)模拟输入端，ADC芯片按照时序控制器输出的采样控制信号采集接收信号后通过接口直接输给FPGA。其中A/D转换电路(即ADC芯片)内嵌于FPGA芯片中；数字下变频部分包括基于FPGA的数控振荡器、数字滤波器和数字抽取的实现。数控振荡器基于查表法即利用计算好正余弦赋值存入ROM表实现两路正交信号来进行混频，数字滤波器和抽取调用FPGA中的IP核来实现。
[0028]如图1所示。雷达天线将电磁波以设计的波束发射出去，并接收目标反射回来的电磁波，接收机将天线接收到的微弱高频回波信号从噪声和干扰中选择出来，接收机前端(即射频接收前端)输出的60MHz中频信号经过中频放大模块后实现对回波信号的包络检波和放大等处理后，A/D采样芯片按照采样控制信号进行带通采样后将采集的接收信号通过接口直接输给FPGA用于数字下变频处理，最终产生16位正交的1、Q两路信号用于后面进一步数字信号处理操作。其中，图中的基带信号指经过数字化中频相参接收处理系统之后得到的原始数字信号，该信号未经调制。
[0029]如图2所示。通过FPGA里的PLL核内部进行时钟分频处理，产生80MHz输出时钟提供给ADC芯片作为采样频率，并提供采样控制信号，将中频放大后的电压信号进行16位的A/D米样。
[0030]如图3所示。本系统数控振荡器的设计包括频率控制字寄存器、32位相位累加器、相位控制字寄存器、16位地址产生器、波形数据等等。频率控制字为步长进行相位累加，并用该累加值作为存储表的地址，读出正余弦表中对应地址的赋值进行输出，通过频率控制字的输入来控制输出频率。
[0031]如图4所示。滤波抽取就是从信号中滤除高频信息同吋降低采样率而不会导致频谱混叠的过程。在级联滤波器的第一级采用CIC滤波器可以节省许多乘法器同时可以实现高的数据率输入，选择5倍抽取。后面使用两级FIR滤波器，分别实现4倍和2倍抽取。
[0032]以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
【主权项】
1.一种基于FPGA的船舶雷达数字化中频相参接收处理系统，包括与射频接收前端的输出端连接的中频放大模块，其特征在于，还包括A/D采样芯片、数字下变频模块，所述的数字下变频模块包括依序设置的基于FPGA的数控振荡器、低通滤波器和数字抽取滤波器；射频接收前端输出的中频功率信号经过中频放大模块转变为-1.7V-+1.7V的电压信号，再输送至A/D采样芯片，A/D采样芯片按照基于FPGA的时序控制器输出的采样控制信号采集电压信号后输送给数字下变频模块。
2.根据权利要求1所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，数控振荡器基于查表法即利用计算好的正余弦赋值存入ROM表实现两路1、Q正交信号的混频，低通滤波器和数字抽取滤波器调用FPGA中的IP核实现。
3.根据权利要求1所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，所述的中频放大模块包括依序设置的对数放大器和电平调整电路。
4.根据权利要求1-3任意一项所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，所述的数控振荡器基于FPGA应用硬件描述语言verilog来设计，采用查找表法，包括频率控制字寄存器、32位相位累加器、相位控制字寄存器、16位地址产生器、波形发生器ROM五个部分；在输入时钟的触发下，以所述的频率控制字为步长值，与相位控制字寄存器用来存放代表频率的32位相位值一并送入累加器中采用Altera的加法器进行相位累加，用该累加值作为存储表的地址；波形发生器ROM是只读正余弦查找表，读出对应地址的正余弦赋值进行输出，而输出频率是通过频率控制字的输入来控制的。
5.根据权利要求1-3任意一项所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，所述的数字抽取滤波器为基于FPGA应用硬件描述语言verilog设计的级联滤波器，级联滤波器的第一级采用5倍抽取的CIC滤波器，第二级采用4倍抽取的FIR滤波器，第三级采用2倍抽取的FIR滤波器。
6.根据权利要求1或2所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，FPGA的PLL核内部进行时钟分频处理并产生80MHz输出时钟提供给A/D采样芯片作为采样频率。
7.根据权利要求1所述的一种基于FPGA的船舶雷达数字化中频相参接收处理系统，其特征在于，所述的A/D采样芯片对电压信号进行16位的A/D采样。
【专利摘要】本发明涉及雷达工程领域，特别涉及到中频相参的雷达体制，具体来说是一种基于FPGA的船舶雷达数字化中频相参接收处理系统，包括与射频接收前端的输出端连接的中频放大模块，其特征在于，还包括A/D采样芯片、数字下变频模块，所述的数字下变频模块包括依序设置的基于FPGA的数控振荡器、低通滤波器和数字抽取滤波器；射频接收前端输出的中频功率信号经过中频放大模块转变为电压信号，再输送至A/D采样芯片采集电压信号后输送给数字下变频模块。本发明结构简单，且系统的灵活性高，与模拟变换方法分别得到I/Q基带信号相比，提高了I/Q信号的镜频抑制比，具有低漂移、低失真等优点，并且能够最大限度地提取回波信号中的有用信息于后期的雷达信号处理操作。
【IPC分类】G01S7-285
【公开号】CN104793189
【申请号】CN201510187166
【发明人】葛俊祥, 鲁文芳, 徐江山
【申请人】南京信息工程大学
【公开日】2015年7月22日
【申请日】2015年4月20日