专利名称：导航雷达中频信号放大器的制作方法
技术领域：
本发明属于导航雷达接收机领域，尤其涉及接收机中的信号放大器。
背景技术：
在导航雷达接收机中，从混频器送来的中频小信号非常微弱，而小信号至大信号中间 有80-100dB的动态范围，这就给中频信号的放大带来很大的困难，中频增益过小或过大对 信号的检测都非常不利；中频增益过小，在检波中小信号将会受到抑制，而且会有严重的 非线性失真；中频增益过大，则在强信号或强干扰输入时，会使放大器过载饱和，严重的 会导致接收机失效，这一技术难题成为导航雷达品质提高的一个瓶颈。
为了使有如此大的动态范围的信号能有足够的放大，国外导航雷达多釆用对数放大器， 其缺陷是为了获得大的增益，放大器的级数很多，容易产生自激，给调试带来很多困难。
发明内容
本发明的目的是为了在导航雷达接收机中于80-100ddB动态范围内有效地放大中频小 信号而提供一种导航雷达中频信号放大器，
本发明采用的技术方案是微波前端混频器产生的60MHz中频信号输入单元的输出连 接前置中频放大器的输入，前置中频放大器的输出分别连接A/D数模转换模块和可数控增 益的主中频放大器，A/D数模转换模块的输出连接FPGA处理单元，FPGA处理单元的输 出分别连接前置中频放大器和可数控增益的主中频放大器，FPGA处理单元接程序存储器 输入、FPGA处理单元具有内嵌CPU模块组成的控制器、逻辑控制单元、信号处理单元、 中心尖峰控制模块和带宽控制模块；可数控增益的主中频放大器包括主中频放大器模块与 增益输出80-100db中频信号输出单元相连接，可数控增益的主中频放大器的输出依次串接 检波单元和视频信号输出单元。
本发明的有益效果是
1、 采用A/D数模转换及FPGA (可编程逻辑器件)处理单元对中频信号直接采样并进 行数字化程序控制，经过程序处理，可以准确、实时地控制和调整中频增益，实现大动态 范围内对小信弓充分的放大，对强信号的增益进行抑制，防止其过载饱和。
2、 数字化调试相对方便，由于在数字化电路中可以采用在线修改和下载等方法进行调 试和更新，比模拟电路的调试来的相对方便。同时，FPGA中的电路都用硬件描述语言写 成，可以先进行软件仿真，给系统调试带来极大的方便。3、 采用二个级联晶体管组成的共发-共基级联放大电路，不容易自激，具有很小的噪 声系数，噪声系数小于2dB，可以得到30-40dB稳定的增益。
4、 本发明的中心频率为60MHz，通频带为30MHz，输入端电压灵敏度为5-10n V。
下面结合附图和具体实施方式
对本发明作进一歩详细说明。 图1是本发明的结构连接示意图。 图2是图1中前置中频放大器2的结构连接示意图。
具体实施例方式
如图1所示，微波前端混频器产生的60MHz中频信号输入单元1的输出连接前置中频 放大器2的输入，前置中频放大器2的输出分别连接A/D数模转换模块4和可数控增益的 主中频放大器3，也即中频信号先经过低噪声放大约40dB后，分成二路， 一路进入可数控 增益的主中频放大器3，该增益的可调范围是46dB，另一路直接进行A/D转换成数字信号。 A/D数模转换模块4外接时钟模块8， A/D数模转换模块4的输出连接FPGA处理单元5， FPGA处理单元5外连接一片程序存储器9的输入。FPGA处理单元5的输出分别连接前置 中频放大器2和可数控增益的主中频放大器3。 FPGA处理单元5中有内嵌CPU模块50组 成的控制器、逻辑控制单元51、信号处理单元52、中心尖峰控制模块53和带宽控制模块 54。将数字信号送入FPGA处理单元5，内嵌CPU模块50按照预设的程序，对此信号进 行处理，并将处理结果通过串口送出，以控制主中放的增益。FPGA具有大规模、高速、低 功耗的特点，逻辑控制单元与信号比较分析单元的功能全部由硬件描述语言写成，内嵌CPU 在实时操作系统上运行。根据A/D转换来的数字信号可以知道信号的强度，在预先设置的 程序控制下，将这一信号与预先设置的门限值进行比较，可以实时动态地对高于、低于、 等于门限值信号的增益按比例进行调整。灵敏度时间控制对于导航雷达来讲是十分重要的， 在预设的灵敏度时间控制程序控制下，增益将可以按照预定的曲线来调整。
可数控增益的主中频放大器3包括主中频放大器模块30和增益输出80-100db中频信 号输出单元31相连接，可以有63dB增益的调整范围，其增益由来自FPGA处理单元5的控 制信号控制。可数控增益的主中频放大器3具有频带宽、噪声低和增益易于控制的优点， 完全满足6(MHz中频信号放大的需要，经过前置中放和主中放，系统的增益可以达到 80-100dB。
从导航雷达微波前端混频器来的中频信号，经过放大以后，还必须进行幅值检波，以 转变成视频信号，最终送入雷达视频放大器。因此，将可数控增益的主中频放大器3的输
4出依次串接检波单元6和视频信号输出单元7。这里检波采用了一片宽动态范围的对数放 大器，具有90dB的动态工作范围，可以与来自中放以后的信号进行匹配。
如图2，由于来自导航雷达微波前端的中频信号非常微弱，信噪比很低，因此必须对 其进行前置放大，才能供给后面的A/D采样电路和主中放电路使用。中频信号的这种情况， 决定了前置中放应该具有小的噪声系数，才能使整个中放器具有足够高的灵敏度。为了满 足这一要求，将微波前端混频器产生的60MHz中频信号输入单元1连接二个级联低噪声晶 体管组成的共发-共基级联放大电路21，同时，在触发脉冲到来时，会有很强的中心尖峰 躁声，必须要加以抑制，才能有效地分辨出近距离的目标。采用带宽滤波控制电路23，在 放大近距离目标时，可以采用宽带频率，以提高分辨率，而在放大远距离目标时，则要采 用窄带频率，以提高灵敏度。本发明的前置中放具备了这些功能。在图2中，来自微波前 端混频器产生的60MHz中频信号输入单元1的中频信号与來自中心尖峰控制电路22的控制 信号的输入共同接入共发-共基级联放大电路21，进行低躁声放大，在放大的过程中也抑 制了中心尖峰躁声。中心尖峰控制电路22受控于图1中的FPGA处理单元5中的中心尖峰 控制模块53发来的控制信号，以决定抑制的时间和幅度。从共发-共基级联放大电路21输 出的信号接入带宽滤波控制电路23的输入，带宽滤波控制电路23的控制信号也来自于图 1中FPGA处理单元5中的带宽控制模块54，在这一控制信号的控制下，以决定信号滤波后 的带宽。将带宽滤波控制电路23的输出分别连接可数控增益的主中频放大器3和A/D数 模转换模块4。
本发明的工作原理是来自导航雷达微波前端混频器的中频信号，经过前置中放以后， 分成两路， 一路经过A/D直接对中频采样转变成数字信号，输入到后面的FPGA，在FPGA 中有内置的CPU及配套的控制程序，在CPU及控制程序的控制下，FPGA可以输出一个控制 信号去控制主中放的增益。当雷达的回波信号小时，控制信号会增加主中放的增益，当雷 达的回波信号较大或遇到强杂波干扰时，控制信号会抑制主中放的增益。这样，即保证了 小信号的充份放大，又不会因过载饱和造成失真。经过中频放大的信号最后经过检波，转 变成视频信号输出。
权利要求
1、一种导航雷达中频信号放大器，其特征是微波前端混频器产生的60MHz中频信号输入单元(1)的输出连接前置中频放大器(2)的输入，前置中频放大器(2)的输出分别连接A/D数模转换模块(4)和可数控增益的主中频放大器(3)，A/D数模转换模块(4)的输出连接FPGA处理单元(5)，FPGA处理单元(5)的输出分别连接前置中频放大器(2)和可数控增益的主中频放大器(3)，FPGA处理单元(5)接程序存储器(9)输入、FPGA处理单元(5)具有内嵌CPU模块(50)组成的控制器、逻辑控制单元(51)、信号处理单元(52)、中心尖峰控制模块(53)和带宽控制模块(54)；可数控增益的主中频放大器(3)包括主中频放大器模块(30)与增益输出80-100db中频信号输出单元(31)相连接，可数控增益的主中频放大器(3)的输出依次串接检波单元(6)和视频信号输出单元(7)。
2、 根据权利要求1所述的导航雷达中频信号放大器，其特征是前置中频放大器(2) 包括共发-共基级联放大电路(21)、中心尖峰控制电路(22)和带宽滤波控制电路(23); 微波前端混频器产生的60MHz中频信号输入单元(1)和中心尖峰控制电路(22)的输入 连接共发-共基级联放大电路(21)，共发-共基级联放大电路(21)的输出连接带宽滤波 控制电路(23)的输入，带宽滤波控制电路(23)的输出分别连接可数控增益的主中频放 大器(3)和A/D数模转换模块(4)。
全文摘要
本发明公开了一种导航雷达中频信号放大器，微波前端混频器产生的60MHz中频信号输入单元的输出连接前置中频放大器的输入，前置中频放大器的输出分别连接A/D数模转换模块和可数控增益的主中频放大器，A/D数模转换模块的输出连接FPGA处理单元，FPGA处理单元的输出分别连接前置中频放大器和可数控增益的主中频放大器，FPGA处理单元接程序存储器输入、FPGA处理单元具有内嵌CPU模块组成的控制器、逻辑控制单元、信号处理单元、中心尖峰控制模块和带宽控制模块；可数控增益的主中频放大器包括主中频放大器模块与增益输出80-100db中频信号输出单元相连接，可准确控制和调整中频增益，实现大动态范围内对小信号充分的放大，对强信号的增益进行抑制，防止其过载饱和。
文档编号G01S7/34GK101650420SQ20091018469
公开日2010年2月17日 申请日期2009年8月28日 优先权日2009年8月28日
发明者杨大宁 申请人:杨大宁