一种芯片管脚配置系统及其方法
【技术领域】
[0001]本发明涉及芯片接口配置检测领域，特别涉及一种芯片管脚配置系统及其方法。
【背景技术】
[0002]在现有技术中，芯片的系统应用通常需要通过芯片管脚的片外偏置实现对芯片功能、性能的配置。常见的偏置状态有经上拉电阻至电源、经下拉电阻至地、悬空(高阻)、外灌电流源、内拉电流源等等，并且在应用中通常各自独立地对需要配置的芯片管脚进行单一偏置。
[0003]现有技术中独立地对需要配置的芯片管脚进行偏置的方式存在一个较为突出的问题:当需要配置的管脚较多时，例如当需要经上拉电阻至电源或经下拉电阻至地时，较多的电阻会消耗可观的PCB板面积。尤其在集成化、小型化的系统应用中，这一问题愈显突出。倘若将上拉电阻或下拉电阻组合合并等效为单一电阻，为了保证端口处的等效效果不变，往往会导致同一应用中不同的共享管脚数目所对应的单一电阻阻值互不相同。这种随配置不同而电路细节不同的特点不利于配置应用的统一。
【发明内容】
[0004]本发明解决了适用于三态信号、电压范围信号、电流信号等偏置信号的共享配置的技术问题，提供一种芯片管脚配置系统及其方法。本发明通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通检测的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
[0005]本发明第一方面提供一种芯片管脚配置系统，该系统包括:共享配置单元和芯片；其中，所述芯片上设置一个或多个检测管脚；所述共享配置单元设置一个或多个偏置端口 ；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连；所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置。
[0006]优选地，所述芯片还设置有分时检测单元，所述分时检测单元包括单个或多个分时复用选通开关、数字逻辑控制单元以及检测单元；其中，所述单个或多个分时复用开关的一端与所述单个或多个芯片检测管脚相连，其另一端与所述检测单元的一端相连；所述检测单元的另一端与所述数字逻辑控制单元的一端相连；所述数字逻辑控制单元的另一端与所述单个或多个分时复用选通开关相连。
[0007]所述数字逻辑控制单元以分时复用的方式控制所述单个或多个分时复用选通开关，使所述芯片单个或多个检测管脚各自独立的连接至所述检测单元被用于检测；所述检测单元对所述芯片单个或多个检测管脚依次进行分时检测，获到所述芯片单个或多个检测管脚的各自的配置状态。
[0008]优选地，所述芯片单个或多个检测管脚的个数与所述单个或多个分时复用选通开关的个数相同，并且一个所述芯片单个或多个检测管脚对应一个所述单个或多个分时复用选通开关。
[0009]优选地，所述一个或多个偏置端口中的任一偏置端口根据所需提供偏置的种类设置为外灌电流偏置端口、内拉电流偏置端口、悬空偏置端口、高阻偏置端口、上拉偏置端口、下拉偏置端口或电压偏置端口。
[0010]优选地，所述共享配置单元还包括第一恒流源、第二恒流源、第一电阻、第二电阻以及第一恒压源中的一种或多种；其中，所述外灌电流偏置端口与所述第一恒流源的一端相连，所述第一恒流源的另一端与电源相连；所述内拉电流偏置端口与所述第二恒流源的一端相连，所述第二恒流源的另一端接地；所述上拉偏置端口与所述第一电阻的一端相连，所述第一电阻的另一端与电源相连；所述下拉偏置端口与所述第二电阻的一端相连，所述第二电阻的另一端接地；所述电压偏置端口与所述第一恒压源的一端相连，所述第一电压的另一端接地。
[0011]本发明第二方面提供一种芯片管脚配置方法，应用于由共享配置单元和芯片构成的管脚配置系统中，包括以下步骤:在所述芯片上设置一个或多个检测管脚；在所述共享配置单元上设置一个或多个偏置端口 ；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连；所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置。
[0012]优选地，一个或多个检测管脚的各自配置状态通过以下步骤获取:对所述芯片上单个或多个检测管脚进行分时检测；其中，由数字逻辑控制单元以分时复用的方式控制单个或多个分时复用选通开关，使所述芯片上单个或多个检测管脚各自独立的连接至检测单元；所述检测单元对所述芯片上单个或多个检测管脚依次进行分时检测，获得所述芯片上单个或多个检测管脚的各自配置状态。
[0013]优选地，所述单一状态偏置为外灌电流偏置、内拉电流偏置、悬空偏置、高阻偏置、上拉偏置、下拉偏置或电压偏置。
[0014]优选地，所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置步骤包括:共享配置单元将某一个所述单一状态偏置提供给具有相应配置需求的所述芯片单个或多个检测管脚。
[0015]本发明通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
【附图说明】
[0016]为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本发明实施例提供的一种芯片管脚配置系统结构示意图；
[0018]图2为本发明实施例提供的一种芯片管脚装置的架构图；
[0019]图3为本发明实施例提供的一种芯片管脚配置系统的架构图；
[0020]图4a是本发明实施例提供的一种芯片管脚独立配置的工作原理示意图；
[0021]图4b是本发明实施例提供的一种芯片管脚共享配置的工作原理示意图；
[0022]图5是本发明实施例提供的一种芯片管脚配置方法流程示意图。
【具体实施方式】
[0023]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
[0024]本发明解决了适用于三态信号、电压范围信号、电流信号等偏置信号的共享配置的技术问题，提供一种芯片管脚配置系统及其方法。本发明通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
[0025]图1为本发明实施例提供的一种芯片管脚配置系统结构示意图。如图1所示，本发明实施例提供一种芯片管脚配置系统，该系统包括:共享配置单元和芯片；其中，所述芯片上设置一个或多个检测管脚1、2……、n(n多1，η为整数);所述共享配置单元设置一个或多个偏置端口 1、2、……、m(m彡l，m为整数)；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连；所述一个或多个偏置端口中的任一一个偏置端口，如第2偏置端口，为所述一个或多个检测管脚1、2……、n-l提供其所需的单一状态偏置。
[0026]根据所述芯片的应用场景，确定所述芯片上单个或多个检测管脚各自状态的配置需求，根据各自配置需求确定各自芯片外的状态偏置。
[0027]具体地，所述芯片还设置有分时检测单元，所述分时检测单元包括单个或多个分时复用选通开关、数字逻辑控制单元以及检测单元；其中，所述单个或多个分时复用开关的一端与所述单个或多个芯片检测管脚相连，其另一端与所述检测单元的一端相连；所述检测单元的另一端与所述数字逻辑控制单元的一端相连；所述数字逻辑控制单元的另一端与所述单个或多个分时复用选通开关相连。
[0028]所述数字逻辑控制单元以分时复用的方式控制所述单个或多个分时复用选通开关，使所述芯片单个或多个检测管脚各自独立的连接至所述检测单元被用于检测；所述检测单元对所述芯片单个或多个检测管脚依次进行分时检测，获得所述芯片单个或多个检测管脚的各自配置状态。
[0029]具体地，所述芯片单个或多个检测管脚的个数与所述单个或多个分时复用选通开关的个数相同，并且一个所述芯片单个或多个检测管脚对应一个所述单个或多个分时复用选通开关。
[0030]具体地，所述一个或多个偏置端口中的任一偏置端口可根据所需提供偏置的种类设置为外灌电流偏置端口、内拉电流偏置端口、悬空偏置端口、高阻偏置端口、上拉偏置端口、下拉偏置端口或电压偏置端口。
[0031]具体地，所述共享配置单元还包括第一恒流源、第二恒流源、第一电阻、第二电阻以及第一恒压源中的一种或多种；其中，所述外灌电流偏置端口与所述第一恒流源的一端相连，所述第一恒流源的另一端与电源相连；所述内拉电流偏置端口与所述第二恒流源的一端相连，所述第二恒流源的另一端接地；所述上拉偏置端口与所述第一电阻的一端相连，所述第一电阻的另一端与电源相连；所述下拉偏置端口与所述第二电阻的一端相连，所述第二电阻的另一端接地；所述电压偏置端口与所述第一恒压源的一端相连，所述第一恒压源的另一端接地。
[0032]本发明实施例通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
[0033]图2为本发明实施例提供的一种芯片管脚装置的架构图。如图2所示，所述共享配置装置主要包含芯片上分时检测单元和芯片上检测管脚两部分。
[0034]具体地，如图所示，芯片上分时检测单元对芯片管脚依次进行分时检测，保证连接至多个芯片管脚的单一偏置不受多个管脚同时导通的影响。芯片上分时检测单元检测来自芯片外部的偏置A、偏置B、偏置C所配置的检测管脚。
[0035]图3为本发明实施例提供的一种芯片管脚配置系统的架构图。如图3所示，共享配置单元可以产生芯片管脚所需的偏置，例如外灌电流、内拉电流、悬空/高阻、上拉、下拉以