及电压偏置。
[0036]具体地，所述共享配置单元还包括第一恒流源I1、第二恒流源12、第一电阻R1、第二电阻R2以及第一恒压源Vl ;其中，所述外灌电流偏置端口与所述第一恒流源Il的一端相连，所述第一恒流源Il的另一端与电源Vdd相连；所述内拉电流偏置端口与所述第二恒流源12的一端相连，所述第二恒流源12的另一端接地；所述上拉偏置端口与所述第一电阻Rl的一端相连，所述第一电阻Rl的另一端与电源Vdd相连；所述下拉偏置端口与所述第二电阻R2的一端相连，所述第二电阻R2的另一端接地；所述电压偏置端口与所述第一恒压源Vl的一端相连，所述第一恒压源Vl的另一端接地。
[0037]具体地，外灌电流I1、内拉电流12根据具体应用配置相应的数值，上拉电阻R1、下拉电阻R2根据具体应用配置相应的数值，偏置电压Vl亦为具体应用中所需的数值。
[0038]芯片上分时检测单元主要由根据具体所需偏置信号类型相对应的检测单元、数字逻辑控制单元和分时复用选通开关K1、K2...、Kn 1、Kn组成。分时复用选通开关可以但不限于使用传输门或单MOS管实现。
[0039]具体地，所述单个或多个分时复用开关的一端与所述单个或多个芯片检测管脚1、
2、......、n-l、n相连，其另一端与所述检测单元的一端相连；所述检测单元的另一端与所述数字逻辑控制单元的一端相连；所述数字逻辑控制单元的另一端与所述单个或多个分时复用选通开关相连。
[0040]所述数字逻辑控制单元以分时复用的方式控制所述单个或多个分时复用选通开关，使所述芯片单个或多个检测管脚各自独立的连接至所述检测单元被用于检测；所述检测单元对所述芯片单个或多个检测管脚依次进行分时检测，获得所述芯片单个或多个检测管脚所对应的配置状态。
[0041]具体地，所述芯片单个或多个检测管脚的个数与所述单个或多个分时复用选通开关的个数相同，并且一个所述芯片单个或多个检测管脚对应一个所述单个或多个分时复用选通开关。
[0042]在检测过程中，通过数字逻辑控制以分时复用的方式实现分别仅选通开关K1、K2…Kn以将芯片外部相应检测管脚1、2…η的偏置信号接通至检测单元进行检测。
[0043]图4a是本发明实施例提供的一种芯片管脚独立配置的工作原理示意图。如图4所示，芯片上初始化检测时，数字逻辑控制单元分别仅选通K1、K2和Κη，以实现在相应的检测分时内，经上述共享配置单元中电阻Rl产生的上拉偏置通过多个管脚连接至芯片内部的电路(检测单元)进行检测。
[0044]本发明实施例展示的是芯片上单个或多个检测管脚进行分时检测时，需要多个芯片外偏置电路同时与芯片进行配置的情况。
[0045]图4b是本发明实施例提供的一种芯片管脚共享配置的工作原理示意图。如图4b所示，为了简洁地描述工作原理，本发明实施例仅以单一类型的偏置(上拉偏置)对多个管脚(检测管脚1、2和η)的配置来进行说明。
[0046]图4b中为芯片管脚共享配置的应用实例。当需要对多个管脚通过电阻Rl上拉进行偏置时，通过芯片管脚共享配置的方法，可以将所需类型相同的芯片管脚(检测管脚1、2和η)连接在同一偏置上。
[0047]具体地，初始化检测时，数字逻辑控制分别仅选通Kl、Κ2和Κη，以实现在相应的检测分时内，经电阻Rl产生的上拉偏置只会通过一个管脚连接至芯片内部的电路(检测单元)进行检测。并且保证同时相连在一起的未选通芯片管脚并不会影响检测结果。使得该配置与图4a中的芯片片上管脚独立配置情况下的检测结果一致，以达到减小芯片片外配置电路规模的目的。
[0048]本发明实施例通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
[0049]图5是本发明实施例提供的一种芯片管脚配置方法流程示意图。如图所示，一种芯片管脚配置方法包括步骤S101-S102:
[0050]步骤SlOl:在所述芯片上设置一个或多个检测管脚；在所述共享配置单元上设置一个或多个偏置端口 ；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连；
[0051]步骤S102:所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置。
[0052]具体地，一个或多个检测管脚的各自配置状态通过以下步骤获取:对所述芯片上单个或多个检测管脚进行分时检测；其中，由数字逻辑控制单元以分时复用的方式控制单个或多个分时复用选通开关，使所述芯片上单个或多个检测管脚各自独立的连接至检测单元；所述检测单元对所述芯片上单个或多个检测管脚依次进行分时检测，获得所述芯片上单个或多个检测管脚的各自配置状态。
[0053]具体地，所述单一状态偏置为外灌电流偏置、内拉电流偏置、悬空偏置、高阻偏置、上拉偏置、下拉偏置或电压偏置。
[0054]具体地，所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置步骤包括:共享配置单元将某一个所述单一状态偏置提供给具有相应配置需求的所述芯片单个或多个检测管脚。
[0055]本发明实施例通过对芯片管脚依次进行分时检测，避免了连接至多个芯片管脚的片外单一状态偏置受多个管脚同时导通的影响；针对多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
[0056]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种芯片管脚配置系统，其特征在于，包括:共享配置单元和芯片；其中，所述芯片上设置一个或多个检测管脚；所述共享配置单元设置一个或多个偏置端口 ；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连； 所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置。2.根据权利要求1所述的系统，其特征在于，所述芯片还设置有分时检测单元，所述分时检测单元包括单个或多个分时复用选通开关、数字逻辑控制单元以及检测单元；其中，所述单个或多个分时复用开关的一端与所述单个或多个芯片检测管脚相连，其另一端与所述检测单元的一端相连；所述检测单元的另一端与所述数字逻辑控制单元的一端相连；所述数字逻辑控制单元的另一端与所述单个或多个分时复用选通开关相连； 所述数字逻辑控制单元以分时复用的方式控制所述单个或多个分时复用选通开关，使所述芯片单个或多个检测管脚各自独立的连接至所述检测单元被用于检测； 所述检测单元对所述芯片单个或多个检测管脚依次进行分时检测，获得所述芯片单个或多个检测管脚的各自配置状态。3.根据权利要求2所述的系统，其特征在于，所述芯片单个或多个检测管脚的个数与所述单个或多个分时复用选通开关的个数相同，并且一个所述芯片单个或多个检测管脚对应一个所述单个或多个分时复用选通开关。4.根据权利要求1所述的系统，其特征在于，所述一个或多个偏置端口中的任一偏置端口可根据所需提供偏置的种类设置为外灌电流偏置端口、内拉电流偏置端口、悬空偏置端口、高阻偏置端口、上拉偏置端口、下拉偏置端口或电压偏置端口。5.根据权利要求1所述的系统，其特征在于，所述共享配置单元包括第一恒流源、第二恒流源、第一电阻、第二电阻以及第一恒压源的一种或多种；其中， 所述外灌电流偏置端口与所述第一恒流源的一端相连，所述第一恒流源的另一端与电源相连；所述内拉电流偏置端口与所述第二恒流源的一端相连，所述第二恒流源的另一端接地；所述上拉偏置端口与所述第一电阻的一端相连，所述第一电阻的另一端与电源相连；所述下拉偏置端口与所述第二电阻的一端相连，所述第二电阻的另一端接地；所述电压偏置端口与所述第一恒压源的一端相连，所述第一电压的另一端接地。6.一种芯片管脚配置方法，应用于由共享配置单元和芯片构成的管脚配置系统中，其特征在于，包括以下步骤: 在所述芯片上设置一个或多个检测管脚；在所述共享配置单元上设置一个或多个偏置端口 ；所述一个或多个偏置端口分别与所述一个或多个检测管脚相连； 所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置。7.根据权利要求6所述的方法，其特征在于，一个或多个检测管脚的各自配置状态通过以下步骤获取: 对所述芯片上单个或多个检测管脚进行分时检测；其中， 由数字逻辑控制单元以分时复用的方式控制单个或多个分时复用选通开关，使所述芯片上单个或多个检测管脚各自独立的连接至检测单元； 所述检测单元对所述芯片上单个或多个检测管脚依次进行分时检测，获得所述芯片上单个或多个检测管脚的各自配置状态。8.根据权利要求6所述的方法，其特征在于，所述单一状态偏置为外灌电流偏置、内拉电流偏置、悬空偏置、高阻偏置、上拉偏置、下拉偏置或电压偏置。9.根据权利要求6所述的方法，其特征在于，所述一个或多个偏置端口中的任一一个偏置端口为所述一个或多个检测管脚提供其所需的单一状态偏置步骤包括: 共享配置单元将某一个所述单一状态偏置提供给具有相应配置需求的所述芯片单个或多个检测管脚。
【专利摘要】本发明提供一种芯片管脚配置系统及其方法，该系统包括：共享配置单元和芯片；其中，芯片上设置一个或多个检测管脚；共享配置单元设置一个或多个偏置端口；一个或多个偏置端口分别与一个或多个检测管脚相连；一个或多个偏置端口中的任一一个偏置端口为一个或多个检测管脚提供其所需的单一状态偏置。本发明通过单个或多个芯片管脚的相同偏置需求只需产生单一片外状态偏置，通过共享配置的方法减小偏置的总数量。
【IPC分类】G01R31/28
【公开号】CN105223492
【申请号】CN201510697663
【发明人】陈晓龙, 沈煜, 张克磊
【申请人】英特格灵芯片(天津)有限公司
【公开日】2016年1月6日
【申请日】2015年10月23日