[0039]图2B为实施例所述生长第一层掩膜层并图形化后结构俯视图。
[0040]图3为实施例所述生长第二层掩膜层结构横截面示意图。
[0041]图4为实施例所述刻蚀并形成侧壁保护层结构横截面示意图。
[0042]图5为实施例所述生长电连接层结构横截面示意图。
[0043]图6A为实施例所述刻蚀去除部分电连接层结构横截面示意图。
[0044]图6B为实施例所述刻蚀去除部分电连接层结构俯视图。
[0045]图7为实施例所述重新生长第二层掩膜层结构横截面示意图。
[0046]图8A为实施例所述形成温度传感器、压阻、参考电阻和电接触结构横截面示意图。
[0047]图8B为实施例所述形成温度传感器、压阻、参考电阻和电接触结构俯视图。
[0048]图9为实施例所述图形化第二层掩膜层，形成接触孔结构横截面示意图。
[0049]图10A为实施例所述淀积并图形化金属结构横截面示意图。
[0050]图10B为实施例所述淀积并图形化金属结构俯视图。
[0051]图11为实施例所述淀积钝化层结构横截面示意图。
[0052]图12A为实施例所述淀积并图形化质量块结构横截面示意图。
[0053]图12B为实施例所述淀积并图形化质量块结构俯视图。
[0054]图13为实施例所述图形化钝化层结构横截面示意图。
[0055]图14A为实施例所述释放加速度传感器结构横截面示意图。
[0056]图14B为实施例所述释放加速度传感器俯视图。
[0057]图15为实施例所述建和保护盖板结构横截面示意图。
[0058]图16为实施例所述MEMS压阻式复合传感器晶圆级测试状态横截面示意图。
[0059]图中:
[0060]100、衬底硅；101、第一空腔；102、第二空腔；103、绝缘层；104、顶层硅；105、第一层掩膜层；106、沟槽；107、电连接孔；108、侧壁保护层；109、电连接层；110、第二层掩膜层；111、电极接触区；112、压阻；113、参考电阻；114、温度传感器；115、金属层；116、钝化层；117、质量块；118、释放槽；119、盖板。
【具体实施方式】
[0061]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0062]—种MEMS压阻式复合传感器的加工方法，提供具有第一预制空腔以及第二预制空腔的衬底硅，在所述衬底硅上形成所述预制空腔的一侧制作绝缘层，在绝缘层表面制作顶层硅；生长第一层掩膜层，图形化包括了后续用于电隔离的沟槽图案和后续用于电连接衬底硅与晶圆表面的圆形或者矩形电连接孔，刻蚀掩膜层、顶层硅以及绝缘层，露出衬底硅，进行侧壁保护以后淀积导电连接层，去除晶圆表面的导电连接层以后进行温度传感器、压阻、参考电阻和电极接触区的图形化、掺杂与活化，淀积并图形化金属层以后淀积钝化层，淀积质量块并图形化，最后释放加速度传感器并键合上盖板进行保护。
[0063]具体包括以下步骤:
[0064]步骤S1、提供衬底硅，在所述衬底硅上制作用于形成压力传感器的第一预制空腔以及用于形成加速度传感器悬臂梁以及质量块运动的第二预制空腔；
[0065]步骤S2、在所述衬底硅上形成所述预制空腔的一侧制作绝缘层，在绝缘层表面制作顶层硅；
[0066]步骤S3、生长第一层掩膜层，并在所述第一层掩膜层上进行图形化处理，形成电隔离沟槽图案以及电连接孔图案；
[0067]步骤S4、刻蚀掩膜层、顶层硅以及绝缘层，露出衬底硅，以形成电隔离沟槽以及电连接孔；
[0068]步骤S5、生长侧壁保护层，于步骤S4中形成的凹槽侧壁上形成保护层，对侧壁进行保护，所述侧壁保护层可以是二氧化硅或者二氧化硅和氮化硅的复合层；
[0069]步骤S6、生长电连接层，在电隔离沟槽和电连接孔中形成电连接层；
[0070]步骤S7、去除晶圆表面的第一层掩膜层，并重新生长第二层掩膜层；
[0071]步骤S8、图形化、掺杂并活化顶层硅，分别形成温度传感器、参考电阻和电接触；
[0072]步骤S9、图形化第二层掩膜层并刻蚀，保证暴露出部分掺杂形成的温度传感器、压阻区、参考电阻区和电极，形成接触孔；
[0073]步骤S10、淀积并图形化金属，所述图形化金属所采用的金属材料可以为铝或者铝娃;
[0074]步骤S11、淀积并图形化钝化层，露出部分金属；
[0075]步骤S12、图形化顶层硅，干法刻蚀穿钝化层、第二层掩膜层、顶层硅和绝缘氧化层，释放加速度传感器结构；
[0076]步骤S13、键合盖板，通过盖板保护加速度传感器的可动部分。
[0077]本发明中，顶层硅和衬底硅都采用〈100〉晶向、N型掺杂。
[0078]步骤S5中所述生长侧壁保护层包括:
[0079]步骤S5a、于晶圆表面生保护层；
[0080]步骤S5b、不图形化，直接刻蚀，去除晶圆表面和凹槽底部的保护层，只在凹槽的侧壁保留保护层。
[0081]步骤S6中所述生长电连接层可以是通过低压化学汽相淀积(LPCVD)或者外延生长掺杂多晶硅。
[0082]所述N型掺杂顶层硅的掺杂方式为:温度传感器、压阻和掺杂电阻采用P型掺杂，而其它电连接区域采用N型掺杂。
[0083]于所述步骤S10淀积并图形化金属之后进行步骤S101、淀积钝化层对金属进行保护，所述钝化层可以为等离子增强化学气相淀积(PECVD)的氮化硅或者氧化硅。
[0084]于所述步骤S101淀积钝化层对金属进行保护之后进行步骤S102、淀积并图形化质量块。
[0085]步骤S102所述淀积并图形化质量块为:在加速度传感器的悬臂梁活动端淀积并图形化一层配重材料，形成质量块，所述质量块的材料可以为金属或半导体材料。
[0086]具体的，于本实施例中本工艺流程基于Cavity-SOI晶圆进行，如图1A、1B所示，晶圆包括衬底硅100，在衬底硅100上预制作有用于形成压力传感器的第一空腔101以及用于形成加速度传感器的第二空腔102、绝缘层103 ( 二氧化硅)以及顶层硅104。顶层硅104和衬底娃100的掺杂浓度以及晶向可以根据实际需要自由选择，于本实施例中顶层娃104和衬底娃100都可米用< 100 >晶向、N型惨杂。
[0087]于晶圆表面生长第一层掩膜层105 (例如二氧化硅)，附图2A、2B所示，图形化以后，刻蚀第一层掩膜层105、顶层硅104以及绝缘层103，露出衬底硅100。图形化的图案包括了后续用于电隔离的沟槽106图案和后续用于电连接衬底硅100的电连接孔107，所述电连接孔107可为圆形或者矩形孔或阵列。
[0088]生长侧壁保护层108，包括:如图3所示，生长侧壁保护层108 ;以及如图4所示，不经过图形化处理，直接干法刻蚀，去除晶圆表面和凹槽底部的侧壁保护层108，只在凹槽的侧壁留有侧壁保护层108。
[0089]侧壁保护层108具有绝缘性，防止后续工艺流程中顶层硅104与衬底硅100短路，一种典型的侧壁保护层108可以是二氧化硅或者二氧化硅和氮化硅的复合层。
[0090]生长电连接层109:包括生长电连接层109，如图5所示；
[0091]不经过图形化处理，直接刻蚀，去除晶圆表面的电连接层109，只保留电隔离沟槽106和电连接孔107里有电连接层109，如图6A、6B所示。电连接层109具有导电性，一种典型的材料是低压化学汽相淀积(LPCVD)或者外延(epitaxia