一种用于超导回旋加速器磁场测量的数字积分器的制造方法
【专利摘要】本发明涉及一种用于超导回旋加速器磁场测量的数字积分器，通过合适的前级放大电路PGA调节输入信号的大小，经过放大后的信号在模拟有源积分器上积分；积分器的输出电压连接到一个窗口比较器上，设定一组门限电压，一旦电容达到门限值，则输出信号给FPGA；FPGA判断该信号，并控制快速放电电路，使电容两端的电压快速放电到0，并开始新的积分周期。通过获取电容的充放电次数，并利用AD获取残压，经过比例换算，即可得到输入信号的大小。本发明适用于线圈类及其他长信号输出类型传感器，测量磁场及电流等环境，具有高效、高精度、低成本的特点。
【专利说明】
一种用于超导回旋加速器磁场测量的数字积分器
技术领域
[0001]本发明涉及一种用于超导回旋加速器磁场测量的数字积分器。属于电子电路技术领域。
【背景技术】
[0002]在采用线圈类方法如:探查线圈、旋转线圈、翻转线圈、罗氏线圈、长线和磁探针等，测量电流、磁场等的过程中，积分器是其输出信号的接收与处理的关键模块。常见的积分器包括模拟、数字和数模相结合三大类:数字积分器采用高速、高精度的ADC进行采样，同时配合多种算法，在高速FPGA或高速DSP等处理器中进行数值计算。其硬件与软件成本较高，且高速、高精度ADC存在国外对国内禁运等条件限制。相比之下，模拟积分器由于电路结构简单和成本低廉而得到了广泛的使用，但模拟积分器易受到温度、电容漏电阻等因素的影响，使模拟积分器在使用过程中受到了很多限制。采用数模相结合的积分器，可以既获取数字型积分器精度高的优势，又可以兼顾成本、芯片获取等缺陷，同时克服模拟积分器无法解决电容漏电阻的缺陷。
[0003]线路本身的非零点对称性、积分漂移及电容的漏电阻是造成模拟积分器误差的主要因素。虽然已经有大量的学者研究了模拟积分器的漂移，并改善了电容漏电阻的大小，但这些因素并未消除，仅仅只是得到了抑制。在当前测量精度要求日益提高的情况下，传统的模拟积分器已无法满足需求。同时传统模拟积分器都存在积分溢出的隐患，大多数模拟积分电路都加入了输入保护，或输入限制，而这也就限制了积分器的量程，减少了应用范围。
[0004]采用数模相结合的积分器大多是通过数字补偿模拟，通过AD采集电压偏移量，再通过DA将电荷补偿到电容上。这种补偿方式的效果较好，但依旧无法完全解决漂移，同时也无法解决电容大小对量程的限制。
【发明内容】
[0005]本发明的目的在于解决由于电容漏电阻而造成积分器存在积分泄漏的问题，通过改进数字模拟型积分器的工作原理，提出了一种数字积分器。
[0006]为克服传统模拟积分器存在的零漂及电压不可保持，并满足高精度积分器的要求，本发明的数字积分器采用以下技术方案完成对信号的积分。
[0007]首先，使用PGA将线圈(或其他)产生的信号放大到一个合适的值(选取测量精度与测量范围)，配合LEMO传输线，进入积分器。
[0008]接着，通过通讯接口发送手动或周期性测量指令(这一步并不改变积分器的通断状态，只是FPGA内部计数清零，以获取相对值)。
[0009]当线圈(或其他传感器)产生信号时，电容两端电压值变化，当电容电压达到预设门限值时，FPGA控制电容快速放电到零，此时电容依旧处于积分状态。若信号依旧存在，则电容继续积分。
[0010]当线圈不再移动，或达到测量需求时，读取FPGA的值，并通过AD读取电容残压，SP可获得积分值。
[0011]本发明提供的一种数字积分器，克服了传统模拟积分器的电容泄漏电阻的影响，并克服了模拟积分器存在积分上限的问题。相对其他数字积分器，本发明提供的数字模拟积分器，不需要高速高精度ADC，降低了积分器的成本，同时不受ADC禁运的影响，并达到了相同的效果。
【附图说明】
[0012]图1是本发明数字积分器的系统框图；
[0013]图2是数字积分器的数字处理部分方框图；
[0014]图3是数字积分器的模拟原理图。
【具体实施方式】
[0015]下面结合附图和实施例对本发明进行详细的描述。
[0016]如图1所示，本发明的数字积分器包括:前端放大电路PGA(1)，模拟有源积分线路
(2)，窗口比较器电路(3)，快速放电电路(4)，调平衡电路(5)，AD/DA数模变换线路(6)，FPGA数字可编程门电路(7)，50MHz高速晶振与1MHz高精度晶振电路(8)，RS232串口通讯线路
(9)0
[0017]信号首先进入前端放大电路PGA(I);前端放大电路PGA(I)的输出信号进入模拟有源积分线路(2);调平衡电路(5)及快速放电电路(4)的输出端接入模拟有源积分线路(2);窗口比较器电路(3)接在模拟有源积分线路(2)的输出端，判断电容两端电压值是否在限定之内；窗口比较器电路(3)的输出信号进入FPGA数字可编程门电路(7) ;FPGA数字可编程门电路(7)控制快速放电电路(4); 50MHz高速晶振与1MHz高精度晶振电路(8)，及RS232串口通讯线路(9)连接FPGA数字可编程门电路(7) ;AD/DA数模变换线路(6)连接FPGA数字可编程门电路(7)，并连接模拟有源积分线路(2)，DA的输出作为调平衡电路(5)的输入。
[0018]前端放大电路PGA(I)包含:使用仪用放大器制成的固定增益放大线路，作为第一级放大电路;使用程控可编程放大器制成的可变增益放大线路，作为第二级放大电路，通过FPGA数字可编程门电路(7)可以调节放大倍数。
[0019]模拟有源积分线路(2)为传统有源积分线路，其原理如图3所示，包含一个高精度运算放大器与一个具有极高泄漏电阻的电容。
[0020]窗口比较器电路(3)由两个正负对称的比较器构成，正负电压门限值通过高精度电阻搭配调节;窗口比较器的输出电压值通过电压转换电路，传入FPGA数字可编程门电路
(7)。
[0021]快速放电电路(4)包含正负高精度Ref电源，与高速、高断开阻抗、低导通阻抗的模拟开关电路构成，受FPGA数字可编程门电路(7)的信号控制，时钟信号来源于1MHz高精度晶振电路;输出信号作用于模拟有源积分线路(2)。
[0022]调平衡电路(5)包含两路调节方式，一路是通过Ref电源与电位器构成，作为平衡的粗调;另一路是通过AD/DA数模变换线路(6)构成，作为平衡的细调。
[0023 ] AD/DA数模变换线路(6)包含，一路16位ADC与一路16位DAC: ADC采集模拟有源积分线路(2)电容的端电压值，结果传入FPGA数字可编程门电路(7) ;DAC受FPGA数字可编程门电路(7)控制，其输出结果作为调平衡电路(5)细调方式的电压输入。
[0024]FPGA数字可编程门电路(7)包含一片高速FPGA，其时钟信号来源于50MHz高速晶振，并利用其内部的锁相环倍频，作为数字积分器的主控芯片，并通过RS232串口通讯线路
(9)实现与上位机的通讯。
[0025]AD/DA数模变换线路(6)还实现了线路的闭环反馈控制:通过FPGA数字可编程门电路(7)的内部算法，实现电路自平衡，长时间测量的输出补偿。
[0026]FPGA数字可编程门电路(7)内部实现了电路的自平衡调节算法，长时间测量动态电压补偿算法。
[0027]由图1所示，信号首先进入PGA，以提高信号大小并改善性噪比SNR，PGA输出的信号进入有源积分器中，有源积分器的原理图如图3所示。信号在有源积分器上累积，当模拟有源积分器的电容上的电压达到一定值时，通过FPGA控制一个快速放电线路，进行快速放电(如图2所示)，将电容两端的电压发电到零，快速放电的放电速率要远高于信号输入产生积分的速率。
[0028]信号通过线圈或其他传感器获取，进入PGA:PGA由一片仪用放大器和一片可控增益放大器构成，仪用放大器提供第一级放大，为固定放大。可控增益放大器提供第二级放大，可通过FPGA控制其放大倍数。
[0029]有源积分器:由高精度放大器，与具有极高泄漏电阻的电容组成。为保证电容的工作状态稳定，选取电容值较小的电容，并使电容两端的电压不会过大(最大为几百毫伏)。
[0030]快速放电模块，采用电压值较高的基准电压源与模拟门电路做成。模拟门具有一定的开关频率，极高的关断阻抗，与极低的导通阻抗。
[0031]如图2所示，FPGA采用频率较高的类型，采用两种频率输入，一种是50MHz的工作频率，另一种是高精度的1MHz的时钟频率(由OCXO晶振提供)。
[0032]JTAG的用于FPGA的调试及代码烧写。
[0033]Flash为FPGA的配套外设。
[0034]12位PXI接口用于调试及开发额外功能:在开发时，将12位PXI接口与4通道示波器相连，或与逻辑分析仪相连，即可获知FPGA内部的运行情况；同时，额外的端口为以后的系统升级留下余地。
[0035]AD/DA采用频率较低，分辨率为16位的AD和DA，成本较低。
[0036]上位机通讯采用标准232接口，配合标准串口通讯协议。
[0037]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若对本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1.一种用于超导回旋加速器磁场测量的数字积分器，其特征在于，所述数字积分器包含:前端放大电路PGA(I)，模拟有源积分线路(2)，窗口比较器电路(3)，快速放电电路(4)，调平衡电路(5)，AD/DA数模变换线路(6)，FPGA数字可编程门电路(7)，50MHz高速晶振与1MHz高精度晶振电路(8)，RS232串口通讯线路(9); 信号首先进入前端放大电路PGA(I)，前端放大电路PGA(I)的输出信号进入模拟有源积分线路(2)，调平衡电路(5)及快速放电电路(4)的输出端接入模拟有源积分线路(2);窗口比较器电路(3)接在模拟有源积分线路(2)的输出端，判断电容两端电压值是否在限定之内，窗口比较器电路(3)的输出信号进入FPGA数字可编程门电路(7) ;FPGA数字可编程门电路(7)控制快速放电电路(4); 50MHz高速晶振与1MHz高精度晶振电路(8)，及RS232串口通讯线路(9)连接FPGA数字可编程门电路(7); AD/DA数模变换线路(6)连接FPGA数字可编程门电路(7)，并连接模拟有源积分线路(2)，AD/DA数模变换线路(6)的输出作为调平衡电路(5)的输入。2.根据权利要求1所述的一种数字积分器，其特征在于，所述前端放大电路PGA(I)包含:使用仪用放大器制成的固定增益放大线路，作为第一级放大电路;使用程控可编程放大器制成的可变增益放大线路，作为第二级放大电路，通过FPGA数字可编程门电路(7)可以调节放大倍数。3.根据权利要求1所述的一种数字积分器，其特征在于，所述模拟有源积分线路(2)包含一个高精度运算放大器与一个具有极高泄漏电阻的电容。4.根据权利要求1所述的一种数字积分器，其特征在于，所述窗口比较器电路(3)包括两个正负对称的窗口比较器，正负电压门限值通过高精度电阻搭配调节;两个窗口比较器的输出电压值通过电压转换电路，传入FPGA数字可编程门电路(7)。5.根据权利要求1所述的一种数字积分器，其特征在于，所述快速放电电路(4)包含正负高精度Ref电源，与高速、高断开阻抗、低导通阻抗的模拟开关电路，受FPGA数字可编程门电路(7)的信号控制，时钟信号来源于1MHz高精度晶振电路;所述快速放电电路(4)的输出信号作用于模拟有源积分线路(2)。6.根据权利要求1所述的一种数字积分器，其特征在于，所述调平衡电路(5)包含两路调节方式，一路是通过Ref电源与电位器构成，作为平衡的粗调；另一路是通过AD/DA数模变换线路(6)，作为平衡的细调。7.根据权利要求1所述的一种数字积分器，其特征在于，所述AD/DA数模变换线路(6)包含一路16位ADC与一路16位DAC: ADC采集模拟有源积分线路(2)电容的端电压值，结果传入FPGA数字可编程门电路(7); DAC受FPGA数字可编程门电路(7)控制，其输出结果作为调平衡电路(5)细调方式的电压输入。8.根据权利要求1所述的一种数字积分器，其特征在于，所述FPGA数字可编程门电路(7)包含一片高速FPGA，其时钟信号来源于50MHz高速晶振，并利用其内部的锁相环倍频，作为数字积分器的主控芯片，并通过RS232串口通讯线路(9)实现与上位机的通讯。9.根据权利要求1或7所述的一种数字积分器，其特征在于，所述AD/DA数模变换线路(6)具备闭环反馈控制功能。10.根据权利要求9所述的一种数字积分器，其特征在于，所述FPGA数字可编程门电路(7)内部实现了电路的自平衡调节算法，和长时间测量动态电压补偿算法。
【文档编号】H03K19/00GK106092147SQ201610617061
【公开日】2016年11月9日
【申请日】2016年7月29日 公开号201610617061.1, CN 106092147 A, CN 106092147A, CN 201610617061, CN-A-106092147, CN106092147 A, CN106092147A, CN201610617061, CN201610617061.1
【发明人】殷治国, 宫鹏飞, 付晓亮, 张天爵, 李明
【申请人】中国原子能科学研究院