一种基于fpga和niosⅱ的船用雷达数据存储装置的制造方法
【技术领域】
[0001]本实用新型属于数据存储技术领域，涉及雷达数据存储装置，更为具体地说是涉及一种基于FPGA和N1S的船用雷达数据存储装置。
【背景技术】
[0002]近年来，FPGA器件在许多领域得到了广泛的应用，特别是硬件描述语言(HDL)的出现使FPGA的设计更加方便、快捷，能够在很大程度上缩短产品开发周期和成本。FPGA具有速度快、密度高、功耗低、可配置性强等优点，因此，数据存储领域，目前国内主要研宄方向偏向于基于FPGA的数据存储系统的设计实现。相对于基于单片机的数据采集存储系统而言，FPGA具有运行速度快，容易实现大规模系统，内部程序并行运行，接口控制灵活等优点。但，我们在实际应用中发现，已有的数据存储系统虽然具有高速数据采集存储功能，但并不能满足某些领域数据存储的实际应用需求，例如在船用雷达数据采集存储过程中经常会有数据丢失的情况发生。
【发明内容】
[0003]为解决上述问题，本实用新型公开了一种基于FPGA和N1S II的船用雷达数据存储装置，以FPGA为核心，同时将软核处理器嵌入存储装置中，提高了存储装置的整体可靠性。
[0004]为了达到以上目的，本实用新型提供如下技术方案:
[0005]一种基于FPGA和N1S II的船用雷达数据存储装置，包括天线、接收机、中放板、模数转换电路、FPGA、软核处理器、存储器、PC机，所述接收机通过天线接收雷达回波信号并对回波信号进行处理后将信号传输至中放板，所述中放板用于对接收到的信号进行处理后传输至模数转换电路，所述模数转换电路用于将接收到的信号转换成数字信号后传输至FPGA，FPGA用于对接收到的回波信号进行预处理和缓存后将数据存储至存储器，所述软核处理器用于向FPGA传输控制命令，所述软核处理器通过以太网接口与PC机进行通信，所述存储器与PC机连接。
[0006]进一步的，所述软核处理器为N1S II软核处理器。
[0007]进一步的，所述存储器为SDRAM。
[0008]与现有技术相比，本实用新型具有如下优点和有益效果:
[0009]采用FPGA代替传统信号处理方式，简化了信号处理部分，可靠性高、可移植性好、实时性和灵活性较强，并可将FPGA作为整个雷达系统的主控芯片，使得整个雷达系统的设计更加紧凑，同时，采用软核处理器控制FPGA的对外数据存储，能够有效解决船用雷达数据采集存储过程中数据丢失的问题。
【附图说明】
[0010]图1为本实用新型提供的基于FPGA和N1S II的船用雷达数据存储装置的结构框图。
【具体实施方式】
[0011]下面结合附图和【具体实施方式】，进一步阐明本实用新型，应理解下述【具体实施方式】仅用于说明本实用新型而不用于限制本实用新型的范围。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
[0012]一种基于FPGA和N1S II的船用雷达数据存储装置，包括依次连接的天线、接收机、中放板、模数转换电路、FPGA，还包括分别与FPGA连接的软核处理器和存储器，软核处理器通过以太网接口与PC机连接，存储器与PC机连接。本例中软核控制器优选采用N1S II软核控制器，存储器优选采用SDRAM，当然，本领域内技术人员也可以根据需要采用其他类型的软核处理器和存储器来代替本例中的优选示例。
[0013]雷达回波信号通过天线进入接收机，接收机对回波信号进行变频、滤波、放大和解调处理后将信号传输至中放板，中放板对接收机处理后的回波信号进行包络检波和放大处理后传输至模数转换电路，模数转换电路对中放板处理后的信号进行数字化处理，完成对中频回波数据的采样并传输至FPGA。FPGA为核心处理元件，主要用于对接收到的回波信号进行预处理和缓存并提供雷达系统所需的控制信号，并最终将数据传输至存储器进行存储，PC机与存储器连接，当存储器中的数据存满后，PC机用来保存从SDRAM中上传的数据，PC机可以生成SDRAM接收到的数据文件，还可以在PC机的显示界面上显示回波数据。而N1S II软核处理器主要用于控制FPGA向存储器中存储数据，N1S II软核处理器还通过以太网接口与PC机连接，用于驱动以太网的正常工作和通信，包括数据的打包、上传和解压等操作，通过PC机可以向N1S II软核处理器发送控制信号。
[0014]经过天线接收的雷达回波信号经过接收机、中放板、模数转换电路的一系列处理后进入FPGA中，FPGA对数据进行格式转换后进行缓存处理，N1S II软核处理器控制FPGA向存储器中存储数据，很显然，FPGA接收到的数据的对外存储均由N1S II软核处理器进行控制，可以避免单独使用FPGA时容易造成的数据丢失。
[0015]本实用新型方案所公开的技术手段不仅限于上述实施方式所公开的技术手段，还包括由以上技术特征任意组合所组成的技术方案。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本实用新型的保护范围。
【主权项】
1.一种基于FPGA和N1S II的船用雷达数据存储装置，其特征在于:包括天线、接收机、中放板、模数转换电路、FPGA、软核处理器、存储器、PC机，所述接收机通过天线接收雷达回波信号并对回波信号进行处理后将信号传输至中放板，所述中放板用于对接收到的信号进行处理后传输至模数转换电路，所述模数转换电路用于将接收到的信号转换成数字信号后传输至FPGA，FPGA用于对接收到的回波信号进行预处理和缓存后将数据存储至存储器，所述软核处理器用于向FPGA传输控制命令，所述软核处理器通过以太网接口与PC机进行通信，所述存储器与PC机连接。
2.根据权利要求1所述的基于FPGA和N1SII的船用雷达数据存储装置，其特征在于:所述软核处理器为N1S II软核处理器。
3.根据权利要求1或2所述的基于FPGA和N1SII的船用雷达数据存储装置，其特征在于:所述存储器为SDRAM。
【专利摘要】本实用新型公开了一种基于FPGA和NIOSⅡ的船用雷达数据存储装置，包括天线、接收机、中放板、模数转换电路、FPGA、软核处理器、存储器、PC机。本采用FPGA代替传统信号处理方式，简化了信号处理部分，可靠性高、可移植性好、实时性和灵活性较强，并可将FPGA作为整个雷达系统的主控芯片，使得整个雷达系统的设计更加紧凑，同时，采用将软核处理器嵌入存储装置中控制FPGA的对外数据存储，能够有效解决船用雷达数据采集存储过程中数据丢失的问题，提高了存储装置的整体可靠性。
【IPC分类】G01S7-02
【公开号】CN204331023
【申请号】CN201420817156
【发明人】葛俊祥, 陆海林, 唐伟伟
【申请人】南京信息工程大学
【公开日】2015年5月13日
【申请日】2014年12月22日