一种基于fpga的时间间隔测量装置制造方法
【专利摘要】本发明公开了一种基于FPGA的时间间隔测量装置，包括粗计数模块、细计数模块、运算逻辑模块以及编码解析模块；所述粗计数模块和细计数模块的输入端连接有待测信号的输出端，且该待测信号输出有开始脉冲信号和停止脉冲信号；所述粗计数模块的输出端连接所述运算逻辑模块，所述细计数模块通过编码解析模块连接所述运算逻辑模块，所述运算逻辑模块将粗计数模块送来的粗计数值和编码解析模块送来的细时间信息进行运算，即得到开始脉冲信号和停止脉冲信号之间的时间间隔。本发明采用新的延时链和细时间编码，具有测量精度高、测量范围灵活多变、成本低，应用范围广的优点。
【专利说明】-种基于FPGA的时间间隔测量装置
【技术领域】
[0001] 本发明涉及测量领域，具体涉及一种基于FPGA的时间间隔测量装置。
【背景技术】
[0002] 时间数字转换器（time-to-digital converter, TDC)可以精确地将事件触发时间 数字化，而高精度时间间隔测量技术对国民经济与国防建设意义重大，尤其是皮秒量级的 测量技术更为重要。它不仅在原子物理、天文实验、激光测距、定位定时、航天遥测遥控等方 面，还在IC (Integrated Circuit)设计中的抖动测量（Jitter Mca -surement)、自动检测 设备（Automatic Test Equipment，ATE)，以及通信中角度调制信号解调（Demodulation of Angle Modulated Signals)和数字不波器（Digital Oscilloscope)等领域有着广泛的应 用。
【发明内容】
[0003] 为了解决时间间隔测量装置对精度和低成本需求，本发明提供了一种基于FPGA 的时间间隔测量装置，该装置是基于FPGA设计的TDC，采用新的延时链和细时间编码，具有 测量精度高、测量范围灵活多变、成本低，应用范围广的优点。
[0004] 为了实现上述目的，本发明采用的技术方案是：
[0005] -种基于FPGA的时间间隔测量装置，包括粗计数模块、细计数模块、运算逻辑模 块以及编码解析模块；
[0006] 所述粗计数模块和细计数模块的输入端连接有待测信号的输出端，且该待测信号 输出有开始脉冲信号和停止脉冲信号；
[0007] 所述粗计数模块的输出端连接所述运算逻辑模块，所述细计数模块通过编码解析 模块连接所述运算逻辑模块，
[0008] 所述运算逻辑模块将粗计数模块送来的粗计数值和编码解析模块送来的细时间 信息进行运算，即得到开始脉冲信号和停止脉冲信号之间的时间间隔。
[0009] 在本发明的一个优选实施例中，所述运算逻辑模块将所述粗计数值与所述细时间 息进行加法运算。
[0010] 在本发明的一个优选实施例中，所述粗计数模块检测到开始脉冲信号的上升沿后 就开始计数，等到检测到停止脉冲信号就停止计数，计算开始脉冲信号和停止脉冲信号之 间的时间间隔，该时间间隔作为粗计数值送到运算模块逻辑模块中。
[0011] 在本发明的一个优选实施例中，所述粗计数模块为计数器。
[0012] 在本发明的一个优选实施例中，所述细计数模块将开始脉冲信号距离时钟上升沿 的时间进行编码编码和停止脉冲信号距离时钟上升沿的时间进行编码，将两者的编码输出 到编码解析模块中。
[0013] 在本发明的一个优选实施例中，所述细计数模块包括若干个延时链单元，各个延 时链单元串联起来形成一个较长的延时链，各个延时链单元的末端输出采到的脉冲值。
[0014] 在本发明的一个优选实施例中，所述细计数模块接收到开始脉冲信号后，在各个 延时链单元采样脉冲信息，在时钟上升沿计算延时链单元输出"1"的个数，即开始脉冲信号 距离时钟上升沿的时间编码；细计数模块接收到停止脉冲信号后，同样能得到停止脉冲信 号距离时钟上升沿的时间编码。
[0015] 在本发明的一个优选实施例中，所述延时链单元由加法器的进位链构成。
[0016] 在本发明的一个优选实施例中，所述编码解析模块将细计数模块测量的开始脉冲 信号和停止脉冲信号的编码信息相减得到的一个值，再将这个值分段作为地址索引查找出 对应的数字，再将这个数字乘以一个延时链单元延时值，就能计算出细时间值。
[0017] 通过上述技术方案，本发明的有益效果是：
[0018] 本发明的细时间的计算采用延时链，而各个延时单元的延时比较均匀，均能达到 几十皮秒，而延时链的延时精度决定测量的时间精度，进而测量的时间间隔也能达到此级 另IJ ;采用新的延时链和细时间编码，具有测量精度高、测量范围灵活多变、成本低，应用范围 广的优点。
【专利附图】
【附图说明】
[0019] 为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。
[0020] 图1为本发明的测量原理；
[0021] 图2为本发明的工作原理图。
【具体实施方式】
[0022] 为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结 合具体图示，进一步阐述本发明。
[0023] 延迟线测量原理如图1所示，量化时钟频率为&，对应的周期?； = 1/%，在待测脉 冲上升沿计数器输出计数脉冲个数是Μ和N ;1\，T2为待测脉冲上升沿与下一个量化时钟脉 冲上升沿之间的时间间隔，则待测脉冲时间间隔Τχ为：
[0024] Tx = (Ν-Μ) · Το+Τ^Τ；,
[0025] 本发明正是利用上述工作原理进行计算，一种高精度的时间间隔测量装置，包括 粗计数模块、细计数模块、运算逻辑模块以及编码解析模块；
[0026] 所述粗计数模块和细计数模块的输入端连接有待测信号的输出端，且该待测信号 输出有开始脉冲信号和停止脉冲信号；
[0027] 所述粗计数模块的输出端连接所述运算逻辑模块，所述细计数模块通过编码解析 模块连接所述运算逻辑模块，所述运算逻辑模块将粗计数模块送来的粗计数值和编码解析 模块送来的细时间信息进行运算，即得到开始脉冲信号和停止脉冲信号之间的时间间隔。
[0028] 进一步地，该粗计数模块就是一个计数器，当检测到脉冲开始信号的上升沿后就 开始计数，等到检测到脉冲停止信号就停止计数，将脉冲开始信号和停止信号间隔的粗计 数值送到运算模块逻辑模块中；
[0029] 进一步地，该细计数模块内部主要是用加法器的进位链作为延时链单元，各个延 时链单元串联起来形成一个较长的延时链，各个延时链单元的末端输出采到的脉冲值。将 脉冲开始信号输入到延时链单元，在各个延时链单元采样脉冲信息，在时钟上升沿计算延 时链单元输出"1"的个数，这就是脉冲开始信号距离时钟上升沿的时间编码。同样将脉冲 停止信号输入到延时单元，同样能得到脉冲停止信号距离时钟上升沿的时间编码。
[0030] 进一步地，该编码解析模块将细计数模块测量的开始脉冲和停止脉冲的时间编码 相减得到的一个值，再将这个值分段作为地址索引查找出对应的数字，再将这个数字乘以 一个延时链单元延时值，就能计算出细时间值。
[0031] 细时间的计算采用延时链，而各个延时单元的延时比较均匀，均能达到几十皮秒， 而延时链的延时精度决定测量的时间精度，进而测量的时间间隔也能达到此级别；采用新 的延时链和细时间编码，具有测量精度高、测量范围灵活多变、成本低，应用范围广的优点。
[0032] 以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术 人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本 发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变 化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其 等效物界定。
【权利要求】
1. 一种基于FPGA的时间间隔测量装置，其特征在于，包括粗计数模块、细计数模块、运 算逻辑模块以及编码解析模块； 所述粗计数模块和细计数模块的输入端连接有待测信号的输出端，且该待测信号输出 有开始脉冲信号和停止脉冲信号； 所述粗计数模块的输出端连接所述运算逻辑模块，所述细计数模块通过编码解析模块 连接所述运算逻辑模块， 所述运算逻辑模块将粗计数模块送来的粗计数值和编码解析模块送来的细时间信息 进行运算，即得到开始脉冲信号和停止脉冲信号之间的时间间隔。
2. 根据权利要求1所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述运算 逻辑模块将所述粗计数值与所述细时间信息进行加法运算。
3. 根据权利要求1所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述粗 计数模块检测到开始脉冲信号的上升沿后就开始计数，等到检测到停止脉冲信号就停止计 数，计算开始脉冲信号和停止脉冲信号之间的时间间隔，该时间间隔作为粗计数值送到运 算模块逻辑模块中。
4. 根据权利要求1或3所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述 粗计数模块为计数器。
5. 根据权利要求1所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述细计 数模块将开始脉冲信号距离时钟上升沿的时间进行编码编码和停止脉冲信号距离时钟上 升沿的时间进行编码，将两者的编码输出到编码解析模块中。
6. 根据权利要求1或5所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述 细计数模块包括若干个延时链单元，各个延时链单元串联起来形成一个较长的延时链，各 个延时链单元的末端输出采到的脉冲值。
7. 根据权利要求6所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述细计 数模块接收到开始脉冲信号后，在各个延时链单元采样脉冲信息，在时钟上升沿计算延时 链单元输出"1"的个数，即开始脉冲信号距离时钟上升沿的时间编码；细计数模块接收到 停止脉冲信号后，同样能得到停止脉冲信号距离时钟上升沿的时间编码。
8. 根据权利要求6所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述延时 链单元由加法器的进位链构成。
9. 根据权利要求1所述的一种基于FPGA的时间间隔测量装置，其特征在于，所述编码 解析模块将细计数模块测量的开始脉冲信号和停止脉冲信号的编码信息相减得到的一个 值，再将这个值分段作为地址索引查找出对应的数字，再将这个数字乘以一个延时链单元 延时值，就能计算出细时间值。
【文档编号】G04F10/00GK104216279SQ201410489872
【公开日】2014年12月17日 申请日期:2014年9月23日 优先权日:2014年9月23日
【发明者】侯红朝 申请人:西安宏泰时频技术有限公司