一种时钟同步系统及方法与流程

本发明涉及时钟同步技术领域，具体涉及一种时钟同步系统及方法。

背景技术：

高能粒子加速器装置中，控制系统分布在整个加速器环，需要控制系统中所有的控制仪器的时钟基准同步，这就需要用到时钟同步系统这一类设备，比较常见的有：数字信号同步器，该设备是提供指定时延的精确时刻脉冲信号输出的设备，可用于各类对时序精度要求高的装置中，实现精确时序同步功能。数字信号同步器需要分布于不同位置，一般的做法是精确同步每台同步器的时钟，以实现精确延时，这样需要花费高精度的软、硬件资源实现，成本很高。

在目前的科研加速器中都使用国外的专用时钟同步系统，时钟精度可达纳秒级，但成本高昂，每台设备价格高达20万到30万元，而大量的民用设备中(如质子治疗仪等)，整个仪器位置分布不大于1000米的距离，加速器环不需要很大，且对时钟的同步要求比较低，精度达到亚微秒即可，但是目前使用普通的网络同步方法很难实现这样的精度，因此都还在使用昂贵的进口设备。

技术实现要素：

针对上述现有技术中存在的缺陷，为了满足对时钟精度要求不高的需求，本申请提供一种时钟同步系统，满足亚微秒级的同步时钟要求，但成本大大降低。

为了实现上述技术效果，本发明的具体技术方案如下：

一种时钟同步系统，包括：

时序发生器，用于产生、转发时序启动的脉冲触发信号；用于接收上述脉冲触发信号已接收的反馈信号；还用于发出上述反馈信号已接收的反馈返回信号；

与时序发生器通过光纤连接的时序接收机，用于接收脉冲触发信号；用于发出上述脉冲触发信号已接收的反馈信号；用于接收上述反馈信号已接收的反馈返回信号；还用于根据接收脉冲触发信号、反馈返回信号的间隔时间，计算时序发生器到时序接收机之间的延迟时间，并等待延时达到预设值时发出数字信号。

进一步地，所述时序发生器包括：

信号触发端，用于发出时序启动的脉冲触发信号，该脉冲触发信号通过驱动芯片向信号输出端发送；

信号输出端，用于接收脉冲触发信号并发送给时序接收机；

反馈信号接收端，用于接收上述脉冲触发信号已接收的反馈信号，该反馈信号通过驱动芯片产生反馈返回信号；

接收反馈信号输出端，用于接收并转发反馈返回信号。

进一步地，所述时序接收机包括：

信号接收端，用于接收脉冲触发信号，并一路发送给dsp芯片、另一路通过驱动芯片产生脉冲触发信号已接收的反馈信号；

反馈信号输出端，用于接收并向反馈信号接收端发送反馈信号；

接收反馈信号接收端，用于接收反馈返回信号，并发送给dsp芯片；

dsp芯片，用于根据接收脉冲触发信号、反馈返回信号的间隔时间，计算时序发生器到时序接收机之间的延迟时间，并等待延时达到预设值时发出数字信号。

进一步地，所述dsp芯片包括：

延时定时器，用于待时序接收机发出反馈信号后，捕捉由时序发生器发出的反馈返回信号，计算时序接收机接收脉冲触发信号、反馈返回信号的间隔时间；

补偿模块，用于修正延时定时器，待延时定时器到位，根据不同的输出信号，进行输出代码同步补偿，完成信号输出。

进一步地，所述时序发生器采用8位单片机pic16f721；所述dsp芯片采用microchip的pic32mz0512efe064，其采用microsemi公司的ocxo恒温晶振ox-501；所述驱动芯片选择sn75179b。

进一步地，所述信号触发端发出时序启动的脉冲触发信号为主动产生脉冲，包括通过uart通讯命令、主动产生脉冲信号或通过光纤接收器采集外部的光触发脉冲或通过快速比较器驱动电路采集外部电信号脉冲。

同时，本发明还提供一种基于上述时钟同步系统的时钟同步方法，其具体技术方案如下：

一种时钟同步方法，具体步骤为：

s1、时序发生器接收、输入时序启动的脉冲触发信号，并通过光纤口转发给时序接收机；

s2、时序接收机接收时序发生器发出的脉冲触发信号，通过光纤口返回反馈信号到时序发生器；

s3、时序发生器接收时序接收机的反馈信号，并再次发送反馈返回信号到时序接收机；

s4、时序接收机再次接收时序发生器发送的反馈返回信号；

s5、时序接收机根据接收脉冲触发信号、反馈返回信号的间隔时间，计算出时序发生器到时序接收机之间的延迟时间，等待延时达到预设值时，发送数字信号到光纤输出口或电平信号输出口，实现数字信号的精确延时。

进一步地，所述时序发生器包括：

信号触发端，用于发出时序启动的脉冲触发信号，该脉冲触发信号通过驱动芯片向信号输出端发送；

信号输出端，用于接收脉冲触发信号并发送给时序接收机；

反馈信号接收端，用于接收上述脉冲触发信号已接收的反馈信号，该反馈信号通过驱动芯片产生反馈返回信号；

接收反馈信号输出端，用于接收并转发反馈返回信号。

进一步地，所述时序接收机包括：

信号接收端，用于接收脉冲触发信号，并一路发送给dsp芯片、另一路通过驱动芯片产生脉冲触发信号已接收的反馈信号；

反馈信号输出端，用于接收并向反馈信号接收端发送反馈信号；

接收反馈信号接收端，用于接收反馈返回信号，并发送给dsp芯片；

dsp芯片，用于根据接收脉冲触发信号、反馈返回信号的间隔时间，计算时序发生器到时序接收机之间的延迟时间，并等待延时达到预设值时发出数字信号。

进一步地，所述时序发生器采用8位单片机pic16f721；所述dsp芯片采用microchip的pic32mz0512efe064，其采用microsemi公司的ocxo恒温晶振ox-501；所述驱动芯片选择sn75179b。

依据上述技术方案，我们发现，在一般装置的要求时钟同步系统分布距离不超过1000米，使用光纤连接各输出端的成本远低于精确时钟延时的成本，所以我们单独设计了时序发生器和时序接收机两部分代替原有的时钟同步系统，时序发生器与每台时序接收机之间通过光纤连接。时序发生器实现接收时序启动的脉冲触发信号，可以包括硬件触发信号和软件触发信号，并把脉冲触发信号通过光纤发送到时序接收机；时序接收机接收时序发生器发出的时序信号，通过时序接收机的设置实现时序信号的精确延时输出，这样，输出精度主要依赖于光纤传输的延时和时序接收机延时的时钟精度，光纤传输延时我们通过光纤反馈回时序发生器并再次发到时序接收机，通过两次脉冲的时间间隔，计算出信号传输延时。本机的时序通过高精度晶振以及dsp芯片的精确处理，实现精确延时，可完全满足100ns亚微秒级的输出时刻误差要求；且本方案中同步信号由dsp芯片直接采集，使时钟同步的硬件处理简单，大大降低仪器成本，只需要进口设备的六分之一。

附图说明

下面通过具体实施方式结合附图对本申请作进一步详细说明。

图1为本发明的时钟同步系统总框架示意图；

图2为本发明的时钟同步系统功能模块图；

图3为本发明的时钟同步方法流程图；

其中，1、时序发生器；11、信号触发端；12、信号输出端；13、反馈信号接收端；14、接收反馈信号输出端；2、脉冲触发信号；3、反馈信号；4、反馈返回信号；5、时序接收机；51、信号接收端；52、反馈信号输出端；53、接收反馈信号接收端；54、dsp芯片；541、延时定时器；542、补偿模块；6、驱动芯片。

具体实施方式

为使本实施方式的目的、技术方案和优点更加清楚，下面将结合本实施方式中的附图，对本实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本申请一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。

实施例

如图1所示，一种时钟同步系统，包括：

时序发生器1，用于产生、转发时序启动的脉冲触发信号2；用于接收上述脉冲触发信号2已接收的反馈信号3；还用于发出上述反馈信号3已接收的反馈返回信号4；时序发生器1可连接多个时序接收机5，实现多路的输出；

与时序发生器1通过光纤连接的时序接收机5，用于接收脉冲触发信号2；用于发出上述脉冲触发信号2已接收的反馈信号3；用于接收上述反馈信号3已接收的反馈返回信号4；还用于根据接收脉冲触发信号2、反馈返回信号4的间隔时间，计算时序发生器1到时序接收机5之间的延迟时间，并等待延时达到预设值时发出数字信号。

如图2所示，所述时序发生器1包括：

信号触发端11，用于发出时序启动的脉冲触发信号2，其中，所述信号触发端11发出时序启动的脉冲触发信号2为主动产生脉冲，只需按自身的时钟节奏工作即可，选用了传统可靠的8位单片机pic16f721，开发环境为：mplabidev8.92，编译软件为hi-techpicc9.83。软件算法的关键是对ctc的精确控制，以实现输出脉冲波形满足通讯设置的要求，因此时钟选定为稳定的16m。脉冲触发信号2可以通过uart通讯命令、主动产生脉冲信号或通过光纤接收器采集外部的光触发脉冲或通过快速比较器驱动电路采集外部电信号脉冲，这3类脉冲通过多输入与非门形成脉冲输出信号，分别驱动4路脉冲信号输出。在布线设计中，需要在4路输出的信号走线时保持每一路输出线路从长度相等，尽量减少脉冲输出之间的时间误差；该脉冲触发信号2通过驱动芯片6向信号输出端12发送；本发明中的所有驱动芯片6选择sn75179b，驱动能力达到60ma，延迟时间在11ns；

信号输出端12，用于接收脉冲触发信号2并发送给时序接收机5；

反馈信号接收端13，用于接收上述脉冲触发信号2已接收的反馈信号3，该反馈信号3通过驱动芯片6产生反馈返回信号4；

接收反馈信号输出端14，用于接收并转发反馈返回信号4。

所述时序接收机5包括：

信号接收端51，用于接收脉冲触发信号2，并一路发送给dsp芯片54、另一路通过驱动芯片6产生脉冲触发信号2已接收的反馈信号3；

反馈信号输出端52，用于接收并向反馈信号接收端13发送反馈信号3；

接收反馈信号接收端53，用于接收反馈返回信号4，并发送给dsp芯片54；

dsp芯片54，用于根据接收脉冲触发信号2、反馈返回信号4的间隔时间，计算时序发生器1到时序接收机5之间的延迟时间，并等待延时达到预设值时发出数字信号。

其中，所述dsp芯片54包括：

延时定时器541，用于待时序接收机5发出反馈信号3后，捕捉由时序发生器1发出的反馈返回信号4，计算时序接收机5接收脉冲触发信号2、反馈返回信号4的间隔时间；

补偿模块542，用于修正延时定时器541，待延时定时器541到位，根据不同的输出信号，进行输出代码同步补偿，完成信号输出。

其中，时序接收机5工作原理：时序接收机5先侦听时序发生器1发出的脉冲触发信号2，检测到该信号后，由驱动芯片6自动驱动反馈信号3。开启设定的延时定时器541，捕捉由时序发生器1发出的反馈返回信号4，计算时序接收机5接收脉冲触发信号2和反馈返回信号4的时间差。补偿模块542结合硬件补偿和误差补偿，修正延时定时器541，等待延时定时器541到位，根据不同的输出信号，进行输出代码同步补偿，完成信号输出。根据最后的标定数据，调整ocxo晶振的参数以及arm芯片的算法，可以实现输出信号精确延时误差在100ns以内，具体原理及过程为：使用8mhz的ox-501恒温晶振作为主时钟，内部通过pll变频到200mhz，提供给dsp芯片和时钟计数器tmr2、tmr5作为工作时钟，tmr2和tmr5都不分频，可实现5ns的分辨能力。使用dsp芯片内的硬件信号捕捉功能，即检测到信号下降沿时，会记录下当时的tmr2的值，这样时程序能精确采集到51处和52处的信号到达时刻，即可计算出51处收到信号的时间比信号发出时延迟的时间，时间的误差可控制在(5ns+5ns)/2+5ns，即10ns范围内。在延时输出时，使用tmr5中断服务程序实现，每次输出按照统一的算法，可确保每次中断产生到实际信号发出的延时误差小于2个指令周期，即指令误差也在10ns范围内，这样可使输出误差控制在20ns之内；ox-501恒温晶振在常温(25℃)工作时，频率偏差小于5*10-9，在1秒延时时长带来的误差为5ns，而我们同步需要的最大时间不超过5秒，这样，晶振导致的偏差最大不超过25ns。因此，总信号延时输出的精度完全可控制在100ns以内；同时还可以继续设定延时定时器进行第二路延时输出，以实现多路不同延时信号输出。

另外，脉冲精确输出需要处理一下两方面的工作：

1、快速、准确捕捉到输入以及反馈输入的脉冲信号；

2、精确延时，确保输出脉冲的延时精度。

针对第1点要求，在软件设计时，启用dsp芯片54中继承的脉冲捕捉功能，该功能由芯片上的延时定时器541硬件完成，当外部脉冲跳变发生时，自动记录当前指定的时钟计数器的值，能准确记录脉冲触发的时刻。我们设定dsp芯片工作于稳定的200mhz，则时钟计数器的计数率可达到100mhz，即记录时刻精度可达到10ns。对于第2点要求，则使用定时中断输出来确保延时精确。为了保证连续4次不同脉冲输出都具有相同的延时精度，dsp芯片把输出脉冲的定制中断设置为最高优先级，且对输出次数进行平衡处理，确保每一次的延时精确度相同，确保数字信号的输出抖动范围不大于50ns。虽然软件的平衡处理需要一定的机器时间，但只要锁定了脉冲发声时刻，则dsp芯片在为不同脉冲时长平衡进行的处理时间可通过脉冲输出时的tmr数值进行补偿，就确保了输出延时的线性和精度；所以时序接收机的处理能力是本方案关键的部分，选用microchip的pic32mz系列的dsp处理芯片：pic32mz0512efe064，该芯片具有16kbi-cache和4kbd-cache，内核主频200mhz，包含适用于32位和64位浮点数学计算的fpu，优化嵌入式操作系统运行的mmu，micromipstm模式可使代码优化最多35％，dsp增强型内核：4个64位累加器；单周期mac，饱和与小数算术；符合ieee754标准，高效代码型(c和汇编)架构，ocxo恒温晶振选择在-20to+70℃温度范围内频率稳定度大于20ppb的型号，确保输出抖动小于20ns，考虑使用microsemi公司的ox-501，典型频率稳定度高于5ppb，年漂移小于100ppb，只要每半年标定一次即可确保频率精度，经过dsp芯片的时间补偿，这些器件参数可以满足对信号的延迟要求。

同时，本发明还提供一种基于上述时钟同步系统的时钟同步方法，其具体技术方案如下：

如图3所示，一种时钟同步方法，具体步骤为：

s1、时序发生器1接收、输入时序启动的脉冲触发信号2，并通过光纤口转发给时序接收机5；

s2、时序接收机5接收时序发生器1发出的脉冲触发信号2，通过光纤口返回反馈信号3到时序发生器1；

s3、时序发生器1接收时序接收机5的反馈信号3，并再次发送反馈返回信号4到时序接收机5；

s4、时序接收机5再次接收时序发生器1发送的反馈返回信号4；

s5、时序接收机5根据接收脉冲触发信号2、反馈返回信号4的间隔时间，计算出时序发生器1到时序接收机5之间的延迟时间，等待延时达到预设值时，发送数字信号到光纤输出口或电平信号输出口，实现数字信号的精确延时。

其中，所述时序发生器1包括：

信号触发端11，用于发出时序启动的脉冲触发信号，该脉冲触发信号通过驱动芯片向信号输出端发送；

信号输出端12，用于接收脉冲触发信号并发送给时序接收机；

反馈信号接收端13，用于接收上述脉冲触发信号已接收的反馈信号，该反馈信号通过驱动芯片产生反馈返回信号；

接收反馈信号输出端14，用于接收并转发反馈返回信号。

所述时序接收机5包括：

信号接收端51，用于接收脉冲触发信号，并一路发送给dsp芯片54、另一路通过驱动芯片6产生脉冲触发信号已接收的反馈信号；

反馈信号输出端52，用于接收并向反馈信号接收端发送反馈信号；

接收反馈信号接收端53，用于接收反馈返回信号，并发送给dsp芯片54；

dsp芯片54，用于根据接收脉冲触发信号、反馈返回信号的间隔时间，计算时序发生器到时序接收机之间的延迟时间，并等待延时达到预设值时发出数字信号。

其中，时序发生器采用8位单片机pic16f721，所述dsp芯片采用microchip的pic32mz0512efe064，其采用microsemi公司的ocxo恒温晶振ox-501；所述驱动芯片选择sn75179b。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。