一种应用于两步式时间数字转换器中的数据同步校准方法与流程

1.本发明属于集成电路设计领域，特别是涉及一种应用于两步式时间数字转换器中的数据同步校准方法。


背景技术：

2.时间数字转换器是光学测距传感器的核心部件，它用来测量光子在空中飞行的时长，为得到大的测距量程同时兼顾高的精度，时间数字转换器通常是由粗量化转换器和细量化转换器组合而成的。当时间数字转换器接收到开始信号，由n级延迟单元组成的环形振荡器开始工作，向c bit粗量化转换器和f bit(n＝2f)细量化转换器输送50％占空比的时钟信号。其中粗量化转换器只由n路时钟中的一路驱动，而细量化转换器则由n路时钟信号同时驱动。
3.细量化转换器由第三锁存器和译码器组成，当时间数字转换器接收到停止信号时，细量化转换器会把停止时刻对应的多路时钟相位信息进行锁存和译码，输出细量化值fine_data《f:1》。
4.粗量化转换器由第一粗计数器和第二粗计数器以及数据同步器组成，当时间数字转换器接收到停止信号时，粗量化计数器的数据停止更新。为避免停止时刻恰好落在粗量化值跳变时刻的附近导致粗量化转换器出现亚稳态误差，通常在粗量化转换器中采用双计数的方式来计数，即对时钟上升沿(第一粗计数器)和时钟下降沿(第二粗计数器)都进行计数，形成相位差值为180
°
的两组计数值：coarse_data1《c:1》和coarse_data2《c:1》。
5.时间数字转换器的最终输出由粗量化转换器结果coarse_data《c:1》和细量化转换器结果fine_data《f:1》组合而成。
6.上述采用双计数机制工作的粗量化转换器面临的一个问题是如何对粗量化值和细量化值进行同步以得到最终的tdc数据，即每一次测量中粗量化转换器都会得到两组粗量化值，如何通过数据同步器正确的选择其中一组粗量化值来和细量化值做组合是tdc能否正确工作的关键问题，这是因为如果时间数字转换器接收到的停止信号恰好落在第一粗计数器(第二粗计数器)的数据跳变时刻(数据处于亚稳态)附近且数据同步器恰好选择了粗计数值1(粗计数值2)作为最终的粗量化值，则时间数字转换器的最终输出结果可能是亚稳态的粗量化值和细量化值的组合，从而产生误码。因此如何在停止信号到来时控制数据同步器正确选取粗计数值完成数据同步对于时间数字转换器的工作稳定性是至关重要的。


技术实现要素：

7.本发明提供了一种应用于两步式时间数字转换器中的数据同步校准方法，解决了以上问题。
8.为解决上述技术问题，本发明是通过以下技术方案实现的：
9.本发明的一种应用于两步式时间数字转换器中的数据同步校准方法，该时间数字转换器包括粗量化转换器、细量化转换器、状态机、由n级延迟单元组成的环形振荡器、n选1
选择器、第一锁存器、第二锁存器、比较器、缓冲器，所述粗量化转换器包括第一粗计数器、第二粗计数器、数据同步器，所述细量化转换器包括第三锁存器和译码器，所述方法包括如下步骤：
10.s01、所述状态机复位，所述n选1选择器的选择控制位选取编号为clock_phase《1》的时钟信号作为n选1选择器的输出；
11.s02、所述状态机输出开始信号，启动环形振荡器，所述第一粗计数器和第二粗计数器开始计数；
12.s03、所述状态机释放第一锁存器和第二锁存器的reset信号；
13.s04、所述第一锁存器和第二锁存器在clock_phase《1》时钟的上升延时把coarse_data1《c:1》和coarse_data2《c:1》锁存在比较器输入端；
14.s05、所述状态机使能比较器，所述比较器对s04步骤中锁存住的coarse_data1《c:1》和coarse_data2《c:1》进行比较，如果两者相等，输出高；如果两者不等输出低；
15.s06、所述状态机根据比较器返回的结果判断校准是否完成，如果所述比较器输出为高，说明粗量化转换器和细量化转换器完成数据同步，校准结束，状态机输出停止信号，所述环状振荡器停止工作，状态机对n选1选择器的控制保持不变，如果为低，说明所述粗量化转换器和细量化转换器数据不同步，所述状态机控制n选1选择器选择下一个相位时钟clock_phase《2》作为输出，重复s04步骤中的步骤，只要所述比较器返回的结果不正确，所述状态机就继续选择下一相位时钟，直至选择到最后一个相位时钟clock_phase《n》,如果所述比较器返回的结果仍不正确，则结束校准。
16.进一步地，由n级延迟单元组成的所述环形振荡器用于产生多相位时钟。
17.进一步地，所述第一粗计数器用于对环形振荡器的输出时钟上升沿进行计数，生成一组粗量化值；所述第二粗计数器用于对环形振荡器的输出时钟下降沿进行计数，生产另一组粗量化值。
18.进一步地，所述数据同步器用于选择由第一粗计数器、第二粗计数器所生产的两组量化值中哪组作为最终的粗量化值输出结果；所述数据同步器用于选择第一粗计数器和第一粗计数器所生产的两组粗量化值中哪组作为最终的粗量化值输出结果。
19.进一步地，所述缓冲器用于增强多相位时钟的驱动能力以及延迟匹配。
20.进一步地，所述细量化转换器器用于将相位状态转换成细量化值，所述细量化值在每个粗量化周期内进行循环变化。
21.进一步地，所述n选1选择器用于从n个相位时钟中选取一路输出作为校准用的锁存信号和数据同步器的控制信号.
22.进一步地，所述第一锁存器用于锁存第一粗计数器的数据，所述第二锁存器用于锁存第二粗计数器的数据。
23.进一步地，所述比较器用于判断第一锁存器和第二锁存器的输出值是否相等。
24.进一步地，所述状态机用于根据比较器的输出结果判断此时粗量化器和细量化器数据是否完成同步，当比较器输出结果正确时说明粗细量化器数据已同步，校准结束；当比较器输出结果错误时说明此时粗细量化器数据还未同步，状态机会控制n选1选择器进行下一个相位时钟的选择以进行下一次校准直到得到正确的比较器结果从而完成校准。
25.本发明相对于现有技术包括有以下有益效果：
26.本发明的一种应用于两步式时间数字转换器中的数据同步方法，该方法通过选择器选取细量化器的n相位驱动时钟中的任意一个相位时钟的上升沿对正沿计数的第一粗计数器和负沿计数的第二粗计数器的数据结果进行锁存得到一对锁存值；然后再通过比较器对两个锁存值进行比较，比较结果返回状态机，状态机根据比较结果确定当前粗量化器和细量化器数据是否完成同步；如果在当前选定的相位驱动时钟下比较器返回的结果为1，则说明两组锁存值相同，此时粗细量化器数据完成同步，状态机应保持当前对选择器的控制状态不变，并完成校准；如果在当前选定的相位驱动时钟下比较器返回的结果为0，则说明两组锁存值不同，此时粗细量化器还未完成数据同步，状态机应该通过控制选择器来选择下一个相位的驱动时钟作为锁存器的锁存时钟和同步器的控制信号，直到比较器返回结果为1，完成校准；本方法相对于现有的技术具有时间转换工作更稳定、误码率更低的优点。
27.当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
28.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1为本发明一种应用于两步式时间数字转换器中的数据同步校准方法的步骤图；
30.图2为用于时间数字转换器中数据同步校准方法的原理框架图；
31.图3为粗量化器的细量化器的时序图。
具体实施方式
32.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
33.请参阅图1-3所示，本发明的一种应用于两步式时间数字转换器中的数据同步校准方法，该时间数字转换器包括粗量化转换器、细量化转换器、状态机、由n级延迟单元组成的环形振荡器、n选1选择器、第一锁存器、第二锁存器、比较器、缓冲器，粗量化转换器包括第一粗计数器、第二粗计数器、数据同步器，细量化转换器包括第三锁存器和译码器，方法包括如下步骤：
34.s01、状态机复位，n选1选择器的选择控制位选取编号为clock_phase《1》的时钟信号作为n选1选择器的输出；
35.s02、状态机输出开始信号，启动环形振荡器，第一粗计数器和第二粗计数器开始计数；
36.s03、状态机释放第一锁存器和第二锁存器的reset信号；
37.s04、第一锁存器和第二锁存器在clock_phase《1》时钟的上升延时把coarse_data1《c:1》和coarse_data2《c:1》锁存在比较器输入端；
38.s05、状态机使能比较器，比较器对s04步骤中锁存住的coarse_data1《c:1》和coarse_data2《c:1》进行比较，如果两者相等，输出高；如果两者不等输出低；
39.s06、状态机根据比较器返回的结果判断校准是否完成，如果比较器输出为高，说明粗量化转换器和细量化转换器完成数据同步，校准结束，状态机输出停止信号，环状振荡器停止工作，状态机对n选1选择器的控制保持不变，如果为低，说明所述粗量化转换器和细量化转换器数据不同步，状态机控制n选1选择器选择下一个相位时钟clock_phase《2》作为输出，重复s04步骤中的步骤，只要比较器返回的结果不正确，状态机就继续选择下一相位时钟，直至选择到最后一个相位时钟clock_phase《n》,如果所述比较器返回的结果仍不正确，则结束校准。
40.其中，由n级延迟单元组成的环形振荡器用于产生多相位时钟，环形振荡器具有开始/复位控制端，当接收到开始信号时环形振荡器开始工作，当接收到复位信号时环形振荡器停止工作。
41.其中，第一粗计数器用于对环形振荡器的输出时钟上升沿进行计数，生成一组粗量化值coarse_data1《c:1》；第二粗计数器用于对环形振荡器的输出时钟下降沿进行计数，生产另一组粗量化值coarse_data2《c:1》。
42.其中，数据同步器用于选择由第一粗计数器、第二粗计数器所生产的两组量化值中哪组作为最终的粗量化值coarse_data《c:1》输出结果；数据同步器用于选择第一粗计数器和第一粗计数器所生产的两组粗量化值中哪组作为最终的粗量化值输出结果。
43.其中，缓冲器用于增强多相位时钟的驱动能力以及延迟匹配。
44.其中，细量化转换器器用于将相位状态转换成细量化值，细量化值在每个粗量化周期内进行循环变化，细量化转换器器由转换器由第三锁存器和译码器。
45.其中，n选1选择器用于从n个相位时钟中选取一路输出作为校准用的锁存信号和数据同步器的控制信号.
46.其中，第一锁存器用于锁存第一粗计数器的数据，第二锁存器用于锁存第二粗计数器的数据。
47.其中，比较器用于判断第一锁存器和第二锁存器的输出值是否相等。
48.其中，状态机用于根据比较器的输出结果判断此时粗量化器和细量化器数据是否完成同步，当比较器输出结果正确时说明粗细量化器数据已同步，校准结束；当比较器输出结果错误时说明此时粗细量化器数据还未同步，状态机会控制n选1选择器进行下一个相位时钟的选择以进行下一次校准直到得到正确的比较器结果从而完成校准。
49.图3是用于消除两步式时间数字转换器中粗量化器量化误差的校准时序图；
50.其中，coarse_data1《c:1》和coarse_data2《c:1》是分别对环形振荡器上升沿和下降沿计数的结果，它们具有180
°
的相位差。假设时间数字转换器接收到的停止命令发生在编号为stop1的位置，可以发现第二粗计数器的输出值coarse_data2《c:0》正在发生从1到2的跳变，此时第二粗计数器的输出具有不确定性(亚稳态)，如果这种情况下选择第二粗计数器的值来和细量化值做同步那么最终得到的tdc数据可能是误码；同样，假设时间数字转换器接收到的停止命令发生在stop2的位置，可以发现粗计数器1的输出值coarse_data1《c:1》正在发生从2到3的跳变，此时粗计数1的输出具有不确定性(亚稳态)，如果这种情况下选择粗计数器1的值来和细量化值做同步那么最终得到的tdc数据可能是误码。因此有必要
通过一种合适的方案在时间数字转换器接收到任意时刻的停止命令时，系统都能否正确的从两组粗量化值中选取避开各自数据跳变沿附近值的情况，从而完全消除粗量化器亚稳态的可能性。
51.本发明使用的方法是从n相时钟中选取一路作为数据同步器的控制信号，以动态的选择两组粗量化器中的一组作为最终的粗量化值，而如何从n相时钟中选取合适的相位则通过一系列校准步骤实现：
52.首先，数据同步器的控制逻辑是：如果控制信号为低则选择coarse_data1；如果控制信号为高则选择coarse_data2。
53.把一个粗量化周期分成两个部分：phase1和phase2，如图3所示，只有当被选通的多相时钟(clock_select)上升沿落在phase1范围内时才可能是合适的相位，如果落在phase2内则无法正确选择粗量化值导致数据同步失败。本发明中用clock_select的上升沿对coarse_data1和coarse_data2进行取样来判断此时的clock_select是否处于合适的相位，即当clock_select上升沿落在phase1内时可以取样到相同的coarse_data1和coarse_data2的值，比较器输出高电平，状态机判断此时已取得正确时钟相位，从而结束校准；而当clock_select上升沿落在phase2内时锁存到的coarse_data1和coarse_data2是不相同的，比较器输出低电平，状态机判断此时还未取得正确时钟相位故将会选取下一个相位时钟继续对两个粗量化值进行锁存并进行判断，直到选取到一个时钟相位可以锁存相同的coarse_data1和coarse_data2值时完成校准；若因为一些非理想因素导致状态机遍历完全部的时钟相位仍未锁存到相同的粗量化值时，状态机人会发出校准结束的信号，停止校准。
54.有益效果：
55.本发明的一种应用于两步式时间数字转换器中的数据同步方法，该方法通过选择器选取细量化器的n相位驱动时钟中的任意一个相位时钟的上升沿对正沿计数的第一粗计数器和负沿计数的第二粗计数器的数据结果进行锁存得到一对锁存值；然后再通过比较器对两个锁存值进行比较，比较结果返回状态机，状态机根据比较结果确定当前粗量化器和细量化器数据是否完成同步；如果在当前选定的相位驱动时钟下比较器返回的结果为1，则说明两组锁存值相同，此时粗细量化器数据完成同步，状态机应保持当前对选择器的控制状态不变，并完成校准；如果在当前选定的相位驱动时钟下比较器返回的结果为0，则说明两组锁存值不同，此时粗细量化器还未完成数据同步，状态机应该通过控制选择器来选择下一个相位的驱动时钟作为锁存器的锁存时钟和同步器的控制信号，直到比较器返回结果为1，完成校准；本方法相对于现有的技术具有时间转换工作更稳定、误码率更低的优点。
56.以上公开的本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地理解和利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。